语音采集与回放系统设计l 竞赛真题 l 总体方案选择 l 具体方案设计 l 设计阶段划分一、竞赛真题1999 年第四届 E 题 数字化语音存储与回放系统 一、题目：数字化语音存储与回放系统 二、任务 设计并制作一个数字化语音存储与回放系统，其示意图如下：三、要求 1．基本要求 （1）放大器 1 的增益为 46dB，放大器 2 的增益为 40dB，增益均可调； （2）带通滤波器：通带为 300Hz～3.4kHz ； （3）ADC：采样频率 fs= 8kHz，字长= 8 位； （4）语音存储时间≥10 秒； （5）DAC：变换频率 fc= 8kHz，字长= 8 位； （6）回放语音质量良好。

2．发挥部分 在保证语音质量的前提下： （1）减少系统噪声电平，增加自动音量控制功能； （2）语音存储时间增加至 20 秒以上； （3）提高存储器的利用率（在原有存储容量不变的前提下，提高语音存储时间） ；（4）其它（例如： 四、评分意见校正等） 。

项目满 分 50 50 15 5 15 15基 设计与总结报告： 方案设计与论证， 理论分析与计算， 电路图， 本 测试方法与数据，对测试结果的分析 要 实际制作完成情况 求 完成第一项 发 挥 完成第二项 部 完成第三项 分 完成第四项 五、说明 不能使用单片语音专用芯片实现本系统。

训练侧重点 l 题目中给出一些提示性设计参数，设计中应予以重点理解1. 放大器 1 的增益，放大器 1 的增益为 46dB 2. 带通滤波器的频率范围通带为 300Hz～3.4kHz（方便测试） 3. AD 采样的字长和采样频率（保证公平竞争）l题目中部分非技术性指标在培训中可以适当简化1. 语音存储与回放时间≥10 秒 2. 语音存储时间增加至 20 秒以上；二、总体方案选择1. 控制平台选择 2. 前级放大模块 3. 带通滤波器 4. 模数、数模转换部分 5. 存储器 6. 编码方案1. 控制平台选择供选平台： A. B. 单片机平台 FPGA 开发平台选择依据：速度、存储器、接口 速度要求： A. B. C. D. 8K 采样速率 8K 回访速率 显示刷新速率 按键响应时间要求在 125us 的时间内完成 AD 转换控制或者是 DA 转换控制，数据的压缩或者 是解压，显示刷新，按键响应。

若采用单片机控制，晶振选择 12M，则 125us 可执 行 125 个机器周期，平均约为 62 条指令。

基本可满足要求。

存储器要求： 20s 存储时间，20s*8K/s=160K byte 接口要求：AD，DA，存储器，显示、键盘2. 前级放大模块前级通道用来将话筒输出的微弱语音信号放大到 ADC 要求的输入模拟信号量化范围内， 并尽可能的减少输入噪声。

前级通道中最重要的是信号放大部分，有以下几种实现方案。

方案一：采用差分放大电路，语音信号通过双话筒输入，减少差模输入，降低温漂。

方案二：采用 AGC 自动增益控制电路，控制放大信号范围，使得随着输入语音信号的 大小不同自动调整放大倍数。

方案三：直接放大电路。

采用多级可调增益放大电路，第一级主要用于减少噪声干扰， 放大倍数不是很高，第二级为可调增益放大，根据实际语音信号选择放大倍数。

采用最普通 的 741 芯片，最通用的反向放大电路。

在实际测试过程中，我们发现从话筒输出的信号在 50mV-100mV 之间，这对于只有几个 mV 的噪声来说，已经具有比较高的信噪比，而不需要采用 a）b）方案。

另外，a）方案要求 有两个输入，即要接双话筒，但如果从两个话筒中输出的信号差别不大时，反而减小了信号 幅度，降低了信噪比；b）方案设计电路较为复杂。

3. 带通滤波器为了避免不必要的干扰和杂波，系统前向通道和后向通道各设计了一个带通滤波器，其 带宽为 300Hz-3.4KHz。

此带通滤波器采用一级高通滤波和两级低通滤波构成，由于大部分 干扰和噪声都分布在频谱的高频段， 采用两级低通滤波器能大大增加低通滤波器的性能； 而 对于低频段，其噪声都比较少，采用一级就足够了，这样大大减少了电路的复杂性、降低成 本。

上述滤波器都采用二阶有源滤波器，其性能稳定，且幅频特性良好，电路设计简单。

具体设计参数可参考谢自美《电子线路设计实验测试》作为工具书。

4. 模数、数模转换部分由于语音信号的带宽是 300Hz-3.4kHz,故根据抽样定理至少需要有 6.8k 的采样率,实际 中一般是 8k 的采样率,用 AD0809 就能达到这一要求。

ADC0809 的最大工作频率为 1.28Mhz，也就是转换时间约为 80us，能达到所要求的采样 速率。

并且，ADC0809 的字长为 8 位，便于单片机读取。

DA 采用 DAC0832，输出频率设定 8kHz，字长 8 位，电路设计简单实用。

5. 存储器存储器采用 65256 芯片， 32k 的存储空间.如果不采用任何压缩技术， 即 可以存储并回放 4s 的时间。

若采用插值法或 DPCM 方法可以使存储时间达到 8s。

在存储以及回放的处理过程 中，为了能在 1/8000s=125us 的时间内完成。

必须对代码进行最大可能的优化，以减少程序 执行时间。

题目中基本要求存储时间为 10s，发挥部分要求为 20s，都可以通过扩展存储器来实现， 并不是项目设计的关键点。

重要的问题是在不增加储存器的情况下，延长存储时间。

6. 编码方案方案一： 即采即放 PCM 模式， 采用 8kHz 的采样率， 录音时将 0809 的转换数据存入 RAM， 放音时将 RAM 中的值送给 0832 转换，实现直接录、放音，时间可达 4s。

方案二：ADM 编码模式，即自适应增量编码方式，属于改进型的增量编码技术。

将八 位存储空间分成 8 份使用， 每个 bit 只用一位码记录前后语音采样值 S(n)、 S(n-1)的比较结果， 若 S(n)>S(n-1)，则编码为 “1”, 反之则编码为“0” 。

这种技术可将语音的转换数码率由 32 kb/s 降低到 8 kb/s,可大大增加存储时间，但是这种编码模式噪声较大，信号将会有比较严 重失真。

方案三：差分脉冲编码 DPCM 模式，其数学表达式为： 8 e(n) = S (n) A(n 1) 7(S (n) A(n 1) < 8) (-8 < S (n) A(n 1) ≤ 7) (S (n) A(n 1) > 7)其中， S ( n ) 表示当前采样值， A( n ) 表示增量的累加值， A( n 1) 作为预测值， e( n ) 表示 差分值，以四位存入 RAM 。

方案四：插值 IV 模式，将采样率改为 4KHz，录音时间增加至 8s。

放音频率仍为 8KHz， 但在 RAM 中的每两个数据之间插入它们的平均值再送给 0832，故放音时间也为 8s。

方案一能保证语音清晰，但时间太短，方案三、四的放音时间依次增加，可根据不同的 按键设置不同功能，根据用户按下按键的不同进行相应的录、放音方案，这样可以比较各种 编码方案的优劣。

方案二回放的效果比较差，最终没有采用。

三、具体方案设计系统框图如下图所示:1. 语音输入和放大A. 拾音器直接上拉 5V 使用 驻极体话筒（咪头、拾音器）输出电压约几十毫伏，经过射随后进入后级放大。

驻极体 话筒的接法如下：B.使用 1V 来驱动拾音器（偏方）实验发现，话筒在基本无声时的电阻为 1.5k 左右。

因此采用 1.5k 的电阻与它串联。

话 筒在电压为 1V 的电压驱动下声音的波形比较完美。

于是我们采用一级运算放大器将 5V 的 电压缩小到 1V。

话筒敏感较高，方向性差。

单端放大，平均电压值在零点处上下波动，于是必须用电容 隔去直流。

如果直接在话筒输出处用 104 的电容隔去直流，放大后的信号不是很理想。

于是 我们先采用 503 的电位器来产生偏置电压， 来平衡无声时直流电压， 放大后再用 104 电容隔去因波动产生的直流。

具体电路如下所示。

2. 语音放大A. 直接放大器 放大器采用两级放大，以减小噪音，提高信噪比。

其电路如下：B.差分放大器差分放大器的电路图如下图，其中增益 Av=[1+(R3+R4)/R]RF/R5 , R1=R2,R3=R4,R5=R6,RF=R7, C1=C2=30PF,C3=C4=100uF, R 用 100k 的电位器使增益可以调节。

3. 滤波器的设计此带通滤波器由一个低通滤波器和一个高通滤波器级联而成。

每一个低通/高通由两级构 成。

（设计参数参考《电子线路设计实验测试》 ，最好能够用方针软件 multisim 仿真一下） A. 低通滤波器电路图如下B.高通滤波器电路图如下4. 加法器ADC0809 的参考电压选择+5V，则其采集的电压信号范围是 0 至+5V。

语音信号是双极性信号，可正可负（滤波器输出信号幅值约为±2.5V）. 因此有必要加一直流偏置电压（约为+2.5V） ，使语音信号变为单极性信号（0 至+5V） ， 保证 ADC0809 采样有效. 同时前面的放大和滤波电路应尽量将信号变化范围控制再 5V 稍小一些。

保证其有一定 的采样精度。

反相加法器由一片集成运放 741 构成,具体电路入图。

也可采用同相加法器。

5. 功率放大器经带通滤波器的音频信号需要用到喇叭外放， 故本系统增加了外放功能。

前端放大器采 用通用型的音频功率放大器 LM386 来完成。

电路如下， 该电路的增益为 50~200 倍连续可调， 增益由 R1，R2 控制输出端接 R3，C4 串联电路，以校正喇叭的频率特性，防止高频自激。

脚 7 接 110Uf 去耦电容，以消除低频自激。

为了便于该功放在高增益的情况下工作，将不使 用的输入端脚 2 对地短路。

6. AD 转换器 ADC0809 电路原理图CLK START OE IN10 6 9 26 27 28 1 2 3 4 5 25 24 23 22 13CLK START OE IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 ADD A ADD B ADD C ALE GND ADC0809VCC11+5 DATAD0 D1 D2 D3 D4 D5 D6 D7 EOC REF+ REF-17 14 15 8 18 19 20 21 7 12 16 EOC +5ADD A ADD B ADD C ALE7. DA 转换器 DAC0800 电路原理图+12 DATA 0.1uF C2 1 5 6 7 8 9 10 11 12 3 C3 0.1uF -12 VLC B1 B2 B3 B4 B5 B6 B7 B8 VEE DAC0800 VDD IOUT IOUT VREFVREF+ COMP 13 4 2 15 14 16 C1 0.1uF 4.7kΩ R2 R3 4.7kΩ +5 +12 2 6 3 R1 4.7kΩ -12 4 OUTPUT R4 +12 7 AD8111, 5, 84.7kΩ四、设计阶段划分 题目分析 1、最经典的电子系统之一，设计了电子系统设计的各个方面。