当前位置:文档之家› 电子对抗原理 3 雷达系统结构 信号处理

电子对抗原理 3 雷达系统结构 信号处理


工作频率范围

表示接收机正常工作时能接收的信号频率范围, 主要由射频部分器件(LNA、混频器)的性能 决定
5
接收机带宽

接收机带宽一般是指3dB带宽,即接收机输出视 频信号的3dB带宽
接收机中心频率(IF)

超外差式接收机中频部分的中心频率称为中心 频率(IF),简称中频,中频的选择和发射波 形、接收机的带宽以及射频频率有关。一般来 说,接收机的带宽越宽,要求中频越高;
25
6 数据处理显示终端

终端完成人机交互功能,它接收信号处理机发 送来的目标参数,进行有效的数据处理,将提 取的目标信息、系统状态以及其它多种有益的 辅助信息以直观、合理、有效的方式呈现给用 户(操作员)
通信接口Βιβλιοθήκη 显示器数据处理机信号处理
输入接口
控制器
伺服机构
26
雷达显示器分类



A型,距离显示器,水平方向表示距离,垂直方 向表示信号强度。 B型,距离—方位显示器,水平方向表示方位, 垂直方向表示距离 E型 ,距离—仰角显示器, P型 ,环视显示器,也称平面位置显示器 (PPI),其距离由径向距离表示, J型 ,圆周扫描的距离显示器
串行 FLASH DDR3 128M*32bit
4X SRIO Pps出 TMS320C6678 PMC接口 6xRocketIO 1GB DDR3 2XPCIe 4X SRIO PCI_EXPRESS SWITCH PEX8616 4XPCIe IO 4XPCIe 4X SRIO DDR3 128M*32bit
串行 FLASH
2xSGMII PHY
4X SRIO 4xRocketIO 8xRocketIO IO
SRIO_EXPRESS SWITCH CPS-1432 4X SRIO D C 4X SRIO B A 4X SRIO D C
20XLVDS
20XLVDS
4X SRIO B A
P6
P5
P4
P3
P2
FPGA #B Virtex-7 V585T -1FF1761I
EMIF
NOR FLASH 1Gb
EMIF
INT
IDT SRIO Switch CPS-1432
88E6131 GBE Switch
INT
NOR FLASH 1Gb
DSP #A TMS320C6678
SRIO 4X
SRIO 4X
DSP #B TMS320C6678
8
噪声系数

接收机输入端信号噪声比与输出端信号噪声比 的比值。
Si N i F So N o
接收机灵敏度

表示接收机接收微弱信号的能力。灵敏度用接收 机输入端的最小可检测信号功率来表示。
Pi min KTBF(S o / N o ) min
9
接收机的动态范围

表示接收机能够正常工作所容许的输入信号强 度范围。信号太弱,它不能检测出来,信号太 强,接收机会发生过载饱和。
精 度:测距、测速、测角 分辨力:距离、速度、角度(距离分辨率与波 形/带宽有关) 数据率 抗干扰能力:频率、波形捷变,重频参差,副 瓣对消,副瓣匿影,空域滤波等 可靠性:MTBF> 400小时 电磁兼容性 环境适应性 体积、重量 机动性能(架设、撤收时间)
34
雷达面临的威胁及对抗措施



电子干扰 反辐射武器: 反辐射导弹、反辐射无人驾驶飞机 超低空飞行器: 具有掠地、掠海能力的低空、超低空飞机和巡航 导弹 隐身飞行器: 隐身飞机、隐身无人机、隐身巡航导弹、隐身舰 船等,雷达散射面积比常规兵器小20~30dB

36
雷达探测基本理论 和基本定位技术
37
天线 收发开关 或环行器 天线扫 描控制 装置
发射机
频综
信号处理机
中 频 信 号
本振
正交相位 检波器
低通滤 波器
Q Q
视 频 放大器
Q
至信号 处理机
正交相位 检波信号
视频部分
2
数字中频接收机原理框图
中频 信号 中频 滤波器
低通滤波、抽 取
cos(2f I nT )
A/D
I
低通滤波、抽 取
Q
sin(2f I nT )
3
接收机主要技术指标



12
接收机的非线性失真
非线性失真,如互调失真,交调失真,产 生2次及高次谐波,3阶交调,高阶交调等 有害信号。 输入信号频率:f1、f2 ; 谐波: 2f1 2f2 3f1 3f2 ; 3阶交调: 2f1-f2 , 2f2 -f1 ; 1dB压缩点概念。
13
镜像频率抑制比

理想情况下,I、Q两路信号组成复信号,其傅 立叶变换在频域不存在镜像。但实际I、Q两路 信号很难做到理想正交,这时会导致镜像频率 的存在,I、Q两路信号理想部分与其镜像部分 功率之比定义为镜像频率抑制比,简称镜频抑 制比。
一种典型的雷达系统原理框图
天线 收发开关 或环行器 天线扫 描控制 装置 发射机
频综
信号处理机
接收机 数据处理 显示终端
1
监控终端
超外差式接收机原理框图
射 频 信 号
接收机 保护器
低噪声 放大器 射频部分
滤波 器
混频 器
中 频 信 号
中频 滤波器
中频 放大器
中频 滤波器
中频 衰减器
中频部分
I I I
CLK
10MHz OSC 8xRocketIO
SPI
串行 FLASH
FPGA
TMS320C6748B ZCEA4 456MHz
IO
FPGA
FPGA
XC6SLX150T FGG676
XC6VLX240T-1FFG1156I
EMIF IO
XC6VLX240T-1FFG1156I
IO EMIF
TMS320C6748B ZCEA4 456MHz
11
接收机增益控制

为了防止强信号引起过载,需要增大接收机的动 态范围,就必须要有增益控制电路。一般雷达都 有增益控制。
增益控制方式
自动增益控制(AGC) 灵敏度时间控制(STC)电路用于雷达接收机 克服近程杂波干扰,使近距离回波信号增益低, 远距离回波信号增益高。 灵敏度频率控制(SFC) 杂波图(Clutter Map)增益控制
P1
X
18
信号处理机结构(例2)
DDRIII SDRAM 128MX32 X2
RJ45
DDRIII SDRAM 128MX32 X2
LVDS /49
FPGA #A Virtex-7 V585T -1FF1761I
GTX /8 LVCMOS /21 SRIO 4X SRIO 4X LVCMOS /21

27
A型和A/R型
B型
28
E型
P型
J型
29
光栅显示器
30
7 雷达监控设备

监控设备主要作用: 控制系统工作模式、工作参数等; 显示系统工作状态、故障位置。
通信接口 各分系统
显示器
监控计算机
31
一种典型的雷达系统原理框图
天线 收发开关 或环行器 天线扫 描控制 装置 发射机
频综
信号处理机
17


信号处理机结构(例1)
AC AC AC AC 10MHz FPGA CLK J30J 12BIT 500MSPS ADC12D500RF 12BIT 500MSPS ADC12D500RF CLK CLK AD9520 CLK FPGA Pps FPGA CLK CLK CLK 12BIT 500MSPS ADC12D500RF 12BIT 500MSPS ADC12D500RF AC AC AC AC
35
雷达对抗措施
低截获概率: 低截获概率雷达(伪随机信号,降低发射功率)、 双(多)基地雷达 波形捷变、频率捷变、极化捷变、超低副瓣 超宽带(UWB)雷达、毫米波雷达 对抗电子干扰:空域滤波、副瓣对消、副瓣逆影 对抗反辐射武器: 控制开关机时间、使用雷达诱饵、双(多)基地雷 达 对抗超低空飞行器: 机载雷达、气球载雷达、毫米波雷达等 对抗隐身飞行器: 米波雷达、 双(多)基地雷达
HyperLink
DDRIII SDRAM 128MX64
PLL
S6 LX9 ARM
DDRIII SDRAM 128MX64
GTX /4 P3
GTX /16 P2
LVDS /24 P3
LVDS 1000 1000 四组 100M 62.5M I2C /26 BASE-T BASE-X SRIO4X P0 P0 P0 P4(20) /2 /2 P1 P3(4) P4 P4
接收机 数据处理 显示终端
监控终端
32
雷达系统指标


工作频率 发射机功率和效率 天线形式、增益和扫描方式 接收机灵敏度、动态范围、通道数 终端显示方式 电源 功耗 探测范围(最小、最大作用距离)和脉冲重复 频率、波形的关系 高度覆盖范围
33
雷达系统指标(续)







雷达接收机噪声的来源主要分为两种: 内部噪声 外部噪声 内部噪声主要由接收机中的馈线、放电保护器、 高频放大器或混频器等产生。接收机内部噪声 在时间上是连续的,而振幅和相位是随机的, 通常称为“起伏噪声”。 外部噪声是由雷达天线进入接收机的各种人为 干扰、天电干扰、工业干扰、宇宙干扰和天线 热噪声等,其中以天线热噪声影响最大。
LVDS /24 P6
相关主题