由真值表写出逻辑表达式：
X EFG EFG EFG EFG
Y EFG EFG EFG EFG
（1）用全加器实现 令CI=E A=F B=G 则S=X CO=Y
数字电子技术基础
（2）用译码器实现
X EFG EFG EFG EFG m1 m2 m4 m7 (m1 m2 m4 m7 ) Y EFG EFG EFG EFG m3 m5 m6 m7 (m3 m5 m6 m7 )
当X＝1时，状态变化为： 00→11→10→01→00→…
可见，该电路既具有递增计数功能，又具有递减计数功能，
是一个2位二进制同步可逆计数器。
西安工程大学
数字电子技术基础 8. 写出下图电路的驱动方程、特性方程和输出方程。
解：驱动方程 状态方程
输出方程
J1 Q3 J2 Q1 J3 Q1Q2
K1 1 K2 Q1 K3 1
答案：
西安工程大学
数字电子技术基础 19. 若主从结构RS触发器各输入端的电压波形如图中所示，试画
出 Q 、Q 端对应的电压波形。设触发器的初始状态为Q=0。 答案：
西安工程大学
数字电子技术基础 20. 已知主从结构JK触发器输入端J、K和CP的电压波形如图所示，
试画出 Q 、Q 端对应的波形。设触发器的初始状态为Q = 0。 答案：
西安工程大学
令A2=E A1=F A0=G 则
数字电子技术基础 Y0 ~ Y7 m0 ~ m7
（3）用门电路实现，门电路种类不限。
X EFG EFG EFG EFG Y EFG EFG EFG EFG
G(EF EF) G(EF EF) G(EF EF) EF (G G)
驱动方程：
T1 X Q0 T0 1
T触发器的特性方程： Q* T Q
将各触发器的驱动方程代入特性方程，
即得电路的状态方程：
QQ10**
T1 T0
Q1 Q0
X Q0 Q1
1 Q0 Q西0 安工程大学
列状态转换表
数字电子技术基础 画状态转换图和时序波形图
由状态图可以看出，
当输入X ＝0时，状态变化为： 00→01→10→11→00→…
QQ12**
Q3 Q1 Q1Q2 Q1Q2
Q1
Q2
Q3* Q1Q2 Q3
Y Q3
西安工程大学
数字电子技术基础
10. 输入信号波形如图所示， 试画出电路对应的输出Q2、Q1
的波形图。
西安工程大学
数字电子技术基础 11. 试分析下图所示时序逻辑电路的逻辑功能。
解：属同步时序电路，时钟方程省去。
输入端 S、R 的电压波形如图中所示。 答案：
西安工程大学
数字电子技术基础 17.由或非门组成的触发器和输入端信号如图所示，设触发器
的初始状态为1，画出输出端Q的波形。
答案：
西安工程大学
数字电子技术基础
18. 在下图电路中，若CP、S、R的电压波形如图中所示， 试画出Q的波形，假定触发器的初始状态为Q=0。
数字电子技术基础
《数字电子技术基础》习题答案
西安工程大学 房晔
西安工程大学
数字电子技术基础
第四章 组合逻辑电路
西安工程大学
数字电子技术基础 十一、某工厂有三个车间和一个自备电站，站内有两台发电机
X和Y。Y的发电能力是X的两倍。如果一个车间开工，只起动 X即可；如果两个车间同时开工，只起动Y即可；如果三个车 间同时开工，则X和Y都要起动。试设计一个控制发电机X、Y
西安工程大学
数字电子技术基础 21. 图示电路中，已知CP和输入信号T的电压波形，试画出触发
器输出端 Q 、Q 的电压波形，设触发器的起始状态为Q=0。 答案：
西安工程大学
数字电子技术基础
22. 已知上升沿触发的D触发器输入端的波形如图所示，画出 输出端Q的波形。若为下降沿触发，画出输出端Q的波形。设 初始状态为Q=0。
G(E F) G(E F)
G(E F) EF
EF G
西安工程大学
数字电子技术基础
第五章 触发器
西安工程大学
数字电子技术基础 15. 画出由与非门组成的SR锁存器输出端 Q 、Q的电压波形，
输入端 S 、R 的电压波形如图中所示。 答案：
西安工程大学
数字电子技术基础 16. 画出由或非门组成的SR锁存器输出端 Q 、Q的电压波形，
驱动方程：
J1
Q3
J2 Q1
J
3
Q2
K1 1 K2 Q1 K 3 Q2
将各触发器的驱动方程代 入特性方程，即得电路的 状态方程：
QQ12**
Q3 Q1 Q1Q2 Q1Q2
Q1
Q2
Q3* Q2 Q3 Q2Q3 Q2
西安工程大学
列状态转换表
数字电子技术基础 画状态转换图
由状态转换图可知： 该电路属同步五进制计数器，不具备自启动功能。
答案：
西安工程大学
数字电子技术基础 23. 已知 D 触发器各输入端的波形如图所示，试画出 Q 、Q
端的波形。 答案：
西安工程大学
数字电子技术基础
24. 如图所示为边沿D触发器构成的电路图，设触发器的初状态 Q1Q0=00，确定Q0 及Q1在时钟脉冲作用下的波形。
答案： 因为 D0 Q1 D1 Q0 所以 Q0* Q1 Q1* Q0
起动和停止的逻辑电路。 （1）用全加器实现。 （2）用译码器实现。 （3）用门电路实现，门电路种类不限。
答案：
用E、F、G三个变量作为输入变量分
别对应三个车间，并设车间开工为1， 不开工为0；
X、Y两个变量作为输出变量分别对
应两台发电机，并设电机启动为1，停 止为0。
根据题意可列真值表：
西安工程大学
即两个D触发器的输入信号分别为另一个D触发器的输出信
号，故在确定它们输出端波形时，应该分段交替画出其波形。
西安工程大学
数字电子技术基础
第六章 时序逻辑电路
西安工程大学
数字电子技术基础 7. 试分析下图所示时序逻辑电路的逻辑功能。
解：属同步时序电路，时钟方程省去。
输出方程：
Y XQ1 X Q1
西安工程大学
数字电子技术基础
12. 已知计数器的输出端Q2、Q1、Q 0的输出波该计数器为几进制计数器。
解：
由状态转换图可知：该电路属七进制计数器。 西安工程大学
数字电子技术基础 13. 分析图示时序电路的逻辑功能，假设电路初态为000，如