版图设计艺术目录版图设计艺术 (1)《集成电路掩模设计——基础版图设计》 (3)第8章一般技术 (3)《集成电路版图基础——实用指南》 (6)第2章硅加工工艺 (6)第3章CMOS版图 (12)电路基础理论 (19)《模拟CMOS集成电路设计》 (20)MOS器件物理知识 (20)为了能理解mos管的版图，我在这里贴出一些mos管版图的结构。
版图(Layout)是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。
包括几何设计规则、电学设计规则、布线规则。
设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。
因此不同的工艺，就有不同的设计规则。
掩膜上的图形决定着芯片上器件或连接物理层的尺寸。
因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。
版图(Layout)是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。
包括几何设计规则、电学设计规则、布线规则。
设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。
因此不同的工艺，就有不同的设计规则。
掩膜上的图形决定着芯片上器件或连接物理层的尺寸。
因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。
布线规则:电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。
禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。
压焊点离芯片内部图形的距离不应少于20µm。
布线层选择，尽可能降低寄生效应《集成电路掩模设计——基础版图设计》第8章一般技术1．挑出五六个非最小尺寸的设计规则简化规则，不采用最小尺寸，统一标准。
优点：（1）可以由此着手，开始工作；（2）使工作更快，因为不必记住太多的设计规则；（3）使芯片的性能比最低性能好；（？）（4）预藏了空挡。
2．选择寄生参数最小的金属层：高频信号引到寄生参数最小的金属层上。
3．要有足够的宽导线和通孔：（因为占用面积，所以先问清哪些导线需要增加额外通孔）多通孔⇒降低电阻，更可靠。
（？）传递高频信号⇒选择带有许多通孔的宽导线。
4．不要相信你的电路设计者。
5．采用一致的方向：让每种器件选择一个方向。
e.g.让所有电阻总是南北走向放置，还有CMOS晶体管的栅条，双极晶体管的发射极等等。
6．不要过度：先问清标准，不要为低标准的要求浪费太多不必要的精力。
7．远离电路块：不要把敏感的或者噪声大的信号线布置在任何东西上。
特别是，不要把信号线布置在电容上。
（形成大平板电容）8．早点当心敏感信号和噪声大的信号：尽快弄清是否有这样的信号，问清希望用什么屏蔽技术。
9．如果看起来很好，它就能工作：简单、对称、流畅、没有交叉。
10．钻研工艺：了解工艺⇒容易适应新工艺⇒提高版图设计能力（问圆片制造部门，试着理解工艺过程的每一个细节）11．不要让噪声进入衬底Solutions：（1）在噪声严重的器件周围放上许多衬底接触；（2）可以屏蔽导线；（？）（3）可以请电路设计者采用低噪声的晶体管或低噪声库。
12．把你的菠菜分散到盘子的各处把大空挡分散到所有的电路块之间，或者把空挡放在一角。
⇒中间有个大空挡分散空挡把空挡放在一角（我觉得一般情况下，“分散空挡”比“把空挡放在一角”好，当然有时也要看情况）13．改动前先复制并重新命名单元在版图设计中要是用的大多数工具都是分层次的，分别对应版图设计中的各个工作层次。
养成习惯：在要改动单元之前把它们先复制下来并给复制单元重新命名一个名字，就可以只改变重新命名的单元。
14．记住你在工作的层次错误：纠正了错误，但没返回到较高的层次，就把数据加到了较低的层次的单元上。
(记住自己是在哪！)15．使金属层易于修改在储存的圆片上重新布置上面的金属，但事先要把选择方案放进去。
修改金属线，可采用聚集离子束的方法，但只能改变暴露在外的表面金属，所以要把所要的东西都放在最上面的金属层上，也要为可能要建立的新电路留出方便的连线。
额外准备的两个电阻为修改金属层做准备形成新布线路径注：运用金属线修补时，一定不要动下面的工艺层，不要移动任何扩散区和多晶。
（因为新金属掩模要和原来的扩散掩模对得上）最后要用异或检查程序来确认没动过下面的工艺层，用原有的版图和修改过的版图作为输入，输出的多边形是改过的部分。
e.g.经验：异或所有的工艺层。
16．把电源总线画大些使电源轨线比它们需要的还宽。
经验：以单元高度的10%作为电源总线的最小宽度。
17．把大电路划小对于大电路块，先集中在很容易做出版图的小区域。
经验：一次完成5到10个部件。
《集成电路版图基础——实用指南》第2章硅加工工艺一、集成电路版图：是加工层的二维表示，正是对这些材料层的加工实现了一个集成电路。
二维图形⇒三维产品。
1．基本矩形：当在画着二维的正方形、矩形等的时候，应想象它们最终的形状、层与层的上下关系、厚度以及连接等。
FET侧视图栅材料的三维结构顶视图二、硅晶圆制造1．制作过程利用硅籽晶。
这种晶体生长的方法叫切克劳斯基法。
设备：晶体拉制炉（拉晶炉）。
过程：（1）生长；（2）把硅单晶棒切割成薄的圆片（即晶圆），大约250微米厚。
（1）生长（2）切片2．小知识点（1）晶圆被作为衬底材料，使用前要被清洗、抛光，进行平整度和缺陷检查；（2）切割方向：沿着一定的解理面进行。
芯片也要按照晶圆的晶格方向排列。
晶格方向取决于籽晶的取向。
一些工艺步骤和晶向有密切的关系，比如，腐蚀；（3）材料：GaAs（砷化镓）也可以用来做晶圆，但易碎；（4）尺寸：采用大晶圆加工芯片更经济；（5）杂质：在坩埚里熔化硅时，会加入P型/N型材料，根据需要控制量。
三、掺杂（加工工艺分为三种主要类型：改变已有的表面材料，增加额外的材料层，去除材料层。
）1．离子注入：改变晶圆的表面属性所需要的半导体类型⇒选择什么杂质掺入硅表面。
过程：杂质⇒离子⇒进入真空室中⇒在极高压作用下高速飞向晶圆，用磁场控制离子的聚集和运动轨迹（速度↑，摄入深度↑）。
离子注入2．扩散：离子注入损伤了晶格，退火可修复晶格。
（1）加热：原子回到原先的格点；（2）退火：引起轻微扩散。
退火之前退火之后四、生长材料层1．外延：按照原先的晶向在一层硅上生长另一层硅的工艺。
（需保证晶格对准）2．CVD（化学气相沉积）：通过混合气体生长新的材料层的方法。
（1）过程：（简单说）反应气体碰撞晶圆凝聚；（2）不同的气体混合，生长不同类型的硅；（3）如果外延层生长在已注入杂质的硅上面，退火将引起埋在下面的杂质向上扩散进入外延层；（4）CVD中快速生长的硅没有一致的晶格结构，称为多晶硅，写为Poly。
应用于制作FET的栅和电阻。
（5）多晶硅掺杂的目的：改变电阻率；普通硅掺杂的目的：改变能级和晶体管特性。
（6）PECVD（等离子增强化学气相沉积）：用等离子体代替高温启动化学反应。
（低温有助于避免杂质进一步扩散）。
（CS：等离子体：气体在非常低的气压下受到高频高压电场激励而形成的一种物质状态。
e.g.荧光灯管，南北极光）3．氧化层生长：目的：芯片表面用绝缘层隔离，防止两层金属短路。
方法：将晶圆放入含有氧气的高温炉内，表面形成硅氧化物。
4．溅射：过程：（像下雪）在溅射台的密闭容器中，只有少量氩气，氩气形成高能离子体，轰击金属，金属原子被电离，吸引到晶圆上。
5．蒸发：过程：（条件：密闭容器中，真空，里面有晶圆，一条螺旋式钨丝，一些小块金属）钨丝通电，灼热，金属也被加热直至蒸发，凝聚到各处，包括晶圆。
（总结：外延基本方法——化学反应、电离、蒸发。
）五、去除材料层（1）刻蚀：化学反应；（2）反应离子刻蚀（RIE）：晶圆被轰击（与溅射相反）。
六、光刻：总结过程：在晶圆表面涂一层光刻胶（旋转晶圆，滴光刻胶），烘干，盖一层掩模板（用铬制作，阻挡光线），曝光，未被曝光的光刻胶保留下来硬化为保护层，被曝光的部分发生了光化学反应改变了抗蚀性，被显影剂溶解并清洗。
思路：涂光刻胶⇒掩模板⇒曝光⇒显影⇒处理⇒去除光刻胶。
这仅仅是一个工艺步骤，一个材料层，一个芯片的制造可能需要20或30个材料层。
七、芯片制造1．下凹图形的加工：先光刻（暗场掩模板），再用特殊的酸腐蚀，再去光刻胶。
下凹图形的加工暗场掩模板：掩模板上大部分区域都不透光。
设计掩模图形尺寸时一定要考虑过腐蚀的影响。
2．凸起图形的加工：先沉积一层多晶硅栅材料，再光刻（亮场掩模板），刻蚀，去光刻胶。
亮场掩模板：掩模板大部分是透明的。
同样考虑过腐蚀。
3．平坦化：使晶圆表面变平的技术。
e.g.刻蚀、研磨、抛光。
平面平坦了⇒可采用薄层⇒可制作更小的图形⇒尺寸↓⇒性能↑速度↑价格↓⇒改善了芯片的性能。
4．作为掩模的二氧化硅硅氧化物比光刻胶屏蔽离子注入效果好得多。
（1）N型杂质原子注入；（2）注入完成后，氧化层去除八、自对准硅栅：（利用栅材料自身作为掩模去精确对准源-漏区）过程：（1）裸片氧化，光刻；（2）刻蚀；（绝缘层）；（3）生长另一层SiO2（4）沉积多晶硅作为栅材料（光刻，亮场掩模板）；（5）离子注入；（6）退火（扩散，同时生长了一层二氧化硅）；第3章CMOS版图一、器件尺寸的选择栅和有源区的重叠区确定了器件的尺寸，重叠区之外的区域对器件的尺寸没有影响。
提出问题：尺寸多大？1．SPICE（Simulation Program for Integrated Circuits Emphasis）电路模拟软件集成电路设计的第一步：建立器件，利用SPICE确定每个器件的尺寸。
用于SPICE的三个要素：电路规范、电路原理图、数学模型。
2．大尺寸器件的设计细长的晶体管存在问题：寄生电容和寄生电阻。
（寄生电容指的是栅和衬底之间的；寄生栅电阻减慢了寄生栅电容的充放电速度，从而降低了信号的变化速度）寄生电容的大小完全取决于穿越有源区的栅面积，但不能改变栅长和栅宽，所以无法改变寄生电容。
寄生电阻：把晶体管分裂成许多小晶体管，然后并联。
e.g.分成四个，寄生电阻是原来的十六分之一。
如下图：二、源漏区共用（1）芯片的面积直接关系到成本，要节省尽可能多的空间；（2）源和漏可互换⇒器件可左右翻转；（3）合并的区域既是一个晶体管的源，又是另一个晶体管的漏。
四个步骤进行改进，形成源漏共用：（a）细长晶体管（b）分裂成四个小晶体管，以最小间隔放置（c）对晶体管进行翻转（d）相邻的相同端点合并三、器件连接技术：方法一：正常连接多晶硅能够作为引线使用。
（应明智使用！∵多晶硅的电阻远大于金属，∴只可用于非常短的距离）。
方法二：金属内向收缩：舍弃一些接触孔并将连线直接跨越器件，节省更多面积。