第8章 数据域测量
对于复杂的被测电路，以一个正确的电路作为参 考电路，两电路加上同样的测试数据流，对它们的 输出进行比较，如果两电路输出数据流始终相同， 则被测电路是正确的，否则被测电路是错误的，根 据这个比较结果，给出“合格／失效”的指示。穷 举测试法如下图所示。
第8章 数据域测量
2．伪穷举测试法 伪穷举测试的基本思想是，把一个大电路划分成 数个子电路，对每个子电路进行穷举测试，总起来说， 对数个子电路测试的输入组合数，远远低于对一个大 电路进行穷举测试所需的输入组合数，因此，可大大 节省测试时间。
第8章 数据域测量
1． 定时式显示方式 定时显示方式，是以逻辑电平表示的波形图的形 式将存贮器中的内容显示在CRT屏幕上，这种方式显 示的是一连串经过整形后的类似方波的波形，高电平 代表1，低电平代表0，显示逻辑电平与时间的关系。 由于显示的不是被测点信号的实际波形，所以也称为 “伪波形”或“伪时域波形”。这种方式可以将存贮 器的全部内容按通道顺序显示出来，也可以改变通道 顺序显示，以便于进行分析和比较。显示波形的实例 如下图所示。
第8章 数据域测量
3．限定触发 限定触发是对设置的触发字加限定条件的触发方 式。有时设定的触发字在数据流中出现较为频繁，为 了有选择地存贮和显示特定的数据流，逻辑分析仪中 增加一些附加通道作为约束或选择所设置的触发条件。 例如，对前述四通道触发字的选择再加入第五个通道Q， 设定当Q＝0时，触发字有效，Q＝1时，触发字无效， 第5个通道Q只作为触发字的约束条件，并不对它进行 数据采集、存贮、显示，仅仅用它筛选去掉一部分触 发字，这就是限定触发方式。
第8章 数据域测量
然后 然后 然后
2830 1次 28AE 9次 28A5 8次 2841 7次
开始跟踪数据流，即在 2840状态出现1398次
(＝9×11×l3+8×13+7)后跟 踪数据流。
第8章 数据域测量
6．“毛刺”触发 利用滤波器从输入信号中取出一定宽度的脉冲作 为触发信号，可以在存贮器中存贮毛刺出现前后的数 据流，有利于观察和寻找由于外界干扰而引起的数字 电路误动作的现象和原因。
第8章 数据域测量
三、数据域测量技术
1. 故障类型 数字电路的故障类型一般可分为物理故障和逻辑 故障。 内部连线断开或短接，电路元件不良等，都可以 造成物理故障。数字电路内部控制逻辑不正确，称为 逻辑故障。 另外，不随时间改变的故障称为固定性故障或永 久故障，时隐时现的故障称为间发故障或间歇故障。
另一种是数字电路的“动态测试”，在输入端接入各 种 可能的组合数据流，测试输出数据流的情况，以判断输 出逻辑功能是否正确，这种方法主要用于检测复杂数字逻 辑系统的逻辑故障。另外，物理故障也可以引起逻辑功能 的不正确，为此，“动态测试”既可以检测系统的逻辑故 障，亦可以检测系统的物理故障，并且缩小范围，将检测 出的故障定位于一定的范围内，实现故障定位。
第8章 数据域测量
4．可测试性技术 一个大规模集成电路设计得再好，如果在设计时， 没有考虑测试问题，那么这个电路由于无法检查验证 其正确性，故不能投入实际使用。为此，在设计数字 逻辑电路时，一定要同时考虑系统的测试问题，比如： 多留一些与外电路连接的开关或引线脚，有意识地将 数字电路划分成若干个子电路等，使得数字电路的测 试变得可能和容易。
x2 x3
xx12 x3
xx21 x3
第8章 数据域测量 故障模型 （2）桥接故障（Bridge Faults ）
p1
x. 1Biblioteka x1 . .. .
xx.ss+1
F Y
xs . xs+1
.
ps
Y
.
.
.
xn
.
xn
（3）延迟故障（Delay Faults ）
◆延迟故障:电路延迟超过允许值而引起的故障
◆时延测试验证电路中任何通路的传输延迟不超
第8章 数据域测量
数字电路的可测性有多种定义，其中之一是：若 对一数字电路产生和施加一组输入信号，并在预定的 测试时间和测试费用范围内达到预定的故障检测和故 障定位的要求，则说 明该电路是可测的。
数字电路的可测性包括两种特性：可控性和可观 察性。可控性是指通过外部输入端信号设置电路内部 的逻辑结点为逻辑“1 ”和逻辑“0”的控制能力。可观 察性是指通过输出端信号观察电路内部逻辑结点的响 应的能力。
除了上述介绍的6种触发方式外，有的逻辑分析仪还有 一些其它触发方式，如：
①当事件l或事件2出现n次后产生触发； ②事件1出现n次后出现事件2产生触发信号； ③事件l出现n次后出现非事件2产生触发信号。
第8章 数据域测量
三、逻辑分析仪的显示方式
1． 定时式显示方式 2．状态表显示方式 3．图解显示方式 4．映像显示方式
第8章 数据域测量
一、逻辑分析仪的组成
图8—9 逻辑分析仪的基本组成框图
第8章 数据域测量
二、逻辑分析仪的触发方式 逻辑分析仪可以同时采集多路信号，便于对被测系 统正常运行的数据流的逻辑状态和各信号间的相互关系 进行观测和分析。 为了能在较小的存贮容量范围内，采集和存贮所 需观测点前后变化的波形，逻辑分析仪设有多种触发方 式。在进行数字信号观测时，必须正确选择触发方式。
第8章 数据域测量
2．故障测试和故障定位 当一个数字逻辑电路实现的逻辑功能和无故障电 路所实现的逻辑功能不同时，表示这个电路就是有故 障的电路，依据这个道理，就可实现对逻辑电路的故 障测试和检测。假如知道了电路中各种可能的故障和 其输出模式之间的关系，就有可能识别出故障，并把 它们划分到尽可能小的元件集中，实现对逻辑电路的 故障定位测试。 故障测试大体可分为两种，一种是部件测试，即 对单元电路进行测试；另一种是整机测试，即对整个 逻辑系统的测试。
第8章 数据域测量
1．组合触发 逻辑分析仪具有“字识别”触发功能，操作者可 以通过仪器面板上的“触发字选择”开关，预置特定 的触发字，被测系统的数据字与此预置的触发字相比 较，当二者符合 时产生一次触发。
第8章 数据域测量
图8—10 四通道组合触发例
第8章 数据域测量
2．延迟触发 在故障诊断中，常常希望既能看到触发点前的情 况，又能看到触发点后的情况，这时则可设置一个延 迟门，当捕获到触发字后，延迟一段时间后再停止数 据的采集，则存贮器 中存贮的数据就包括了触发点前 后的数据。
第8章 数据域测量
1. 基本逻辑部件的测试
图8—2 基本逻辑元件的测试
第8章 数据域测量
基本逻辑元件测试真值表
第8章 数据域测量
2．逻辑笔的应用
记忆功能
选通脉冲
第8章 数据域测量
图8—5 选通脉冲的作用
第8章 数据域测量
图8—6 逻辑笔内部电路框图
第8章 数据域测量
3．逻辑夹的应用 逻辑笔在同一时刻只能显示一个被 测点的状态， 而逻辑夹可以同时显示多个端点的逻辑状态。
第8章 数据域测量
延迟触发常用于分析循环、嵌套循环一类程序(配 合序列触发方式)，也常用于观察跳动性的偶然故障， 因为它能够观察到跳动前后的有关信息。
延迟触发的一个极端情况是：当延迟门关闭数据 采集时，存贮器中数据的第一个字刚好是原设定的触 发字，则存贮器中存贮的数据全部是捕获触发字后的 数据，这种触发称为始端触发。一般可控制延迟数刚 好等于存贮容量的一半，可使触发字位于中间，这种 特殊情况称为中心触发。
过系统时钟周期
第8章 数据域测量 故障模型 （4）暂态故障（Temporary Faults ）
类型：瞬态故障和间歇性故障 瞬态故障 ：电源干扰和α粒子辐射等原因造成 间歇性故障：元件参数变化、接插件不可靠等造成
第8章 数据域测量
测试的基本方法分为两种：
一种是“静态测试”，它是指不加输入信号或加固定 电位时的测试，以判断电路各点电位是否正确，这种方法 主要用于检测物理故障，根据有问题的 电位点，可将故障 定位于某个器件。
第8章 数据域测量
图8—1 输入输出数据流
第8章 数据域测量
二、数字信号的特点 1．数字信号一般为多路 2．数字信号按时序传递 3．数字信号的传递方式多种多样 4．数字信号的非周期性 5. 数字信号频率范围宽
6．数字信号为脉冲信号
第8章 数据域测量
8.2 数据域测量技术
一、简单逻辑电路的简易测试 数字逻辑电路是以处理“0”、“1”组成的数字信 号为目的的电路，它们由与门、或门、非门和各类触 发器组成，因此，确认电路电平的高低是否符合逻辑 值的规定，逻辑关系是否正确，当输入变化时，电路 翻转是否正确，都是研究数字电路的基本任务。通常 正逻辑规定，“1”相当于高电平，“0”相当于低电平， 负逻辑时则相反。
图8—7 逻辑夹的1路电路结构
第8章 数据域测量
二、穷举测试和随机测试 1．穷举测试法 由基本逻辑元件测试中，我们看到，数字电路测 试的实质，就是对几个输入端加入2n个可能的组合信 号，然后观察输出是否正确。如果对所有的输入信号， 输出信号的逻辑关系都正确，则这个数字电路就是正 确的；如果输出的逻辑关系不正确，这个数字电路就 是错误的。这种测试方法就是穷举测试法。
第8章 数据域测量
图8—11 序列触发实例
第8章 数据域测量
5．计数触发 较复杂的软件系统中常常有嵌套循环的情况存在， 在逻辑分析仪的触发逻辑中设立一个“遍数计数器”， 那么就能针对某次需观察的循环进行跟踪，而对其它 各次循环不进行跟 踪。例如在图8—12的嵌套循环中， 若要求检查第9次I循环和第8次J循环后的第7次K循环 时，在状态2841后的情况，则分析仪应先获得如下序 列时：
第8章 数据域测量
3．随机测试法 ． 将 “穷举测试矢量产生”电路换成“随机测试矢 量产生”电路，该图即为随机测试法的原理框图。图 中“测试矢量产生”即“测试数据流产生”的意思， 该电路随机地产生输入可能的2n种组合数据的数据流， 由它产生的随机或伪随机测试矢量序列(数据流序列)同 时加到被测电路和已知功能完好的参考电路中，对它 们的输出响应进行比 较，根据比较结果，给出“合格 ／失效”的指示。