西北农林科技大学 数字电路 实验考试内容
实验八（一） 时序逻辑电路设计
一、设计内容
1．用JK 触发器设计一个8421码十进制同步加法计数器。

时钟信号CP 由实验箱的“单次”或1Hz 自动秒脉冲提供，计数器输出状态用实验箱上的LED 数码管检测，记录实验结果。

用实验箱上的1kHz 时钟信号作为计数器的计数脉冲CP ，用示波器观察并记录CP 及计数器各输出端的对应波形。

2．用D 或JK 触发器设计一个110串行序列信号检测器。

输入信号由电平输出器提供，时钟信号CP 接逻辑实验箱的“单次” 时钟信号。

当连续输入信号110时，该电路输出1，否则输出0。

设依次送入的信号为001101110。

3．用D 触发器设计一个同步四相时钟发生器，其输入时钟CP 及各输出波形如图实验8.1所示。

输入时钟CP 为1kHz 时钟信号，用示波器观察时钟信号CP 与各输出端对应的波形。

二、设计要求
1．用Mutisim2001进行电路仿真。

2．画出时序逻辑电路原理图。

3．叙述集成触发器的逻辑功能和使用。

4．写出设计过程，并记录实验结果。

四
相 时 钟
发 生 器
CP Q 1
Q 2 Q 3
Q 4 CP
Q 1
Q 2 Q 3
Q 4 图实验8.1 四相时钟发生器输入、输出波形
三、设计过程
1. 用JK 触发器设计一个8421码十进制同步加法计数器。

(1).状态真值表：
现态
次态
0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1
0 1 0 0 0 0 （2）激励方程：,
,
,
,
（3）电路图：
2．用D 或JK 触发器设计一个110串行序列信号检测器。

（1）状态图：
CP
>C1
>C1
>C1 &
&
>C1 &
1
(2)原始状态表：
现态 次态/输出
x = 0 x = 1 A A/0 B/0 B A/0 C/0 C D/1 C/0 D
A/0
C/0
(3)状态化简：
现态 次态/输出
x = 0 x = 1 A A/0 B/0 B A/0 C/0 C
B/1
C/0
(4)状态分配：
A:00
B:10 C:11 现态
次态()/输出(Z)
x = 0 x = 1 00
00/0 10/0 10 00/0 11/0 11
10/1
11/0
（5）输出方程：Z = 次态方程： = ,
（6）激励方程：,
（7）电路图：
A
B C
D
1/0
1/0
0/1 0/0 0/0
1/0
0/0 1/0
3．用D 触发器设计一个同步四相时钟发生器。

(1).状态真值表：
现态
次态
1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1
1 1 0 0
(2).次态方程：,,
,
激励方程：
,
,
,
(3).电路图如下：
Q
>C1
Q
>C1
&
&
1
X
CP
Z。