1．将二进制数化为等值的十进制和十六进制：(1100101)2=( 101 )10 =( 65 )162．写出下列二进制数的原码和补码：(-1011)2=( 11011 )原=( 10101 )补Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端07~Y10111111 。

*；4．写出J、K触发器的特性方程：QQ+=QKJ5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。

1．余3码10001000对应的8421码为（A ）。

A．01010101 B.10000101 C.10111011 D.111010112.使逻辑函数)BAB=为0的逻辑变量组合为( D )C++F+(CA'')('')(A. ABC=000B. ABC=010C. ABC=011D. ABC=1103．标准或-与式是由（ C ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。

Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１5．一个8选一数据选择器的地址输入端有（C ）个。

A.1B.2C.3D.86．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。

A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。

A．JK=00 B. JK=01 C. JK=10 D. JK=118. 用８个触发器可以记忆（ D ）种不同状态．A．8 B．16 C．128 D．2569. 多谐振荡器可以产生下列哪种波形( B )A.正弦波B.矩形脉冲C.三角波D.锯齿波10．输出在每个时钟周期翻转一次的触发器是（ A ）。

A. T′触发器B. T触发器C. D触发器D. JK触发器11.对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（ C ）A. 接地B. 悬空C. 通过电阻接电源D. 以上都可12. 当TTL与非门的输入端悬空时相当于输入为( B )A.逻辑0B.逻辑1C.不确定D.0.5V13. 在下列电路中,只有( C )属于组合逻辑电路.A. 触发器B. 计数器C.数据选择器D.寄存器.14. 数码管的每个显示线段是由( B )构成的.A.灯丝B.发光二极管C.发光三极管D.熔丝.15．逻辑函数F=A⊕B和G=A⊙B满足关系（ A ）。

A. F=G´B. F=G´+1C. F´=G´D. F=G16．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门17．逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F和G相“与”的结果是（ A ）。

A．m2+m3 B． 1 C． A´+B D． A+B18. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移4位，完成该操作需要（ B ）时间。

A.10μsB.40μsC.100μsD.400ms19．将D触发器改造成T触发器，图1所示电路中的虚线框内应是（D ）。

A. 或非门B. 与非门C. 异或门D. 同或门20．8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V。

Ａ.0.05 B.3.25 C.6.45 D. 0.41. (93.75)10=( 5D.C )162. 写出函数F=A+(BC´+((CD) ´) ´的反函数 F´=A´C´+(AD) ´。

4. 对共阳接法的发光二极管数码显示器，应采用__低_____电平驱动的七段显示译码器。

5．输出低电平有效的二 – 十进制译码器的输入为0110时,其输出端09´~´Y Y 的电平为 1110111111 。

7. 一个时序电路，在时钟作用下,状态变化是000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数器，为_5______进制计数器,还有___2___个偏离状态。

8. A/D 转换过程是通过取样、保持、_量化_______、编码四个步骤完成的。

9. 在256×4位RAM 中，每个地址有__4_____个存储单元。

1．只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( C )。

A.与B.与非C.或D.或非2．与函数C B C A AB ´´++相等的表达式为（ C ）。

A ．C A AB ´+ B ．C B AB ´+ C ．C AB +D ．C B C A ´´+3．扇出系数是指逻辑门电路( C )。

A. 输入电压与输入电压之间的关系数B. 输出电压与输入电流之间的关系数C. 输出端带同类门的个数D. 输入端数4． TTL 与非门多余端的处理,不能将它们( D )。

A.与有用输入端连在一起B.悬空C.接正电源D.接地5．一个8选一数据选择器的地址输入端有（ C ）个。

A.1B.2C.3D.86．为实现将JK 触发器转换为D 触发器，应使（ A ）。

A. J=D ，K=D´B. K=D ，J=D´C. J=K=DD. J=K=D´7．同步时序电路和异步时序电路的差异在于后者( B )A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8．四级移位寄存器,现态为0111，经右移一位后其次态为（A ）。

A.0011或者1011B.1111或者1110C.1011或者1110D.0011或者11119．为把50HZ正弦波变换成周期性矩形波,应选用( A )。

A. 施密特触发器B.单稳态触发器C. 多谐振荡器D.译码器10．要构成容量为1K×8的RAM，需要（A ）片容量为256×4的RAM。

A.8B.4C.64D.321．如果采用二进制代码为200份文件顺序编码，最少需用 8 位。

2．和二进制数（1010.01）2等值的十进制数为 10.25 。

3．二进制数（+0000110）2的原码为00000110、反码为00000110补码为00000110。

4．逻辑函数式A⊕0的值为 A 。

5．逻辑函数式Y = A′BC′ + AC′ + B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′。

6. 组合逻辑电路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。

7．若存储器的容量为512K×8位，则地址代码应取19 位。

8．D/A转换器的主要技术指标是转换精度和转换速度。

1．逻辑代数中的三种基本运算指（ C ）。

(a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算2．若两个逻辑式相等，则它们的对偶式（ D ）。

(a)不一定相等 (b)可能为0 (c) 可能为1 (d) 一定相等3.正逻辑的高电平表示为（ B ）。

(a) 0 (b)1 (c)原变量 (d)反变量4．三态门电路的输出可以为高电平、低电平及（C ）。

(a)0 (b)1 (c)高阻态 (d)导通状态5．随着计数脉冲的不断输入而作递增计数的计数器称为（ A ）。

(a)加法计数器 (b)减法计数器 (c)可逆计数器 (d)加/减计数器一、填空题（每空1分，共20分）：1．寻址容量为2K ×8的RAM 需要 11 根地址线。

2． （-42）10的反码为 11010101 ；（+42）10的补码为 00101010 。

（用8位二进制表示）3．图（1）为8线-3线优先编码器，优先权最高的是 '7I ，当同时输入'3I 、'1I 时，输出'0'1'2Y Y Y = 100 。

4．一个8位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为10000111时，输出电压为 2.7V 。

5．Y=C A AB ' ：在 B=C=1 条件下，可能存在 0 型冒险。

6．（84）10=（ 1010100 ）2=（ 54 ）16=（ 10000100 ）8421BCD 码7．A ⊕1 = A ’ ；A ⊕0 = A 。

8．对n 个变量来说，最小项共有 2^N 个；所有的最小项之和恒为 1 。

9．用TTL 门电路驱动CMOS 门电路必须考虑 电压是否匹配 问题。

10．已知施密特触发器的电压传输特性曲线如图（2）所示：图（1）图（2）则该施密特触发器的U T+= 7V 、U T-= 3V 、ΔU T= 4V ；是同相（同相还是反相）施密特触发器。

二、判断题（对的打√，错的打×；每小题1分，共10分）：（0 ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。

（ 1 ）2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。

（0 ）3、把一个5进制计数器与一个10进制计数器级联可得到15 进制计数器。

（ 1 ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。

（0 ）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一次转换操作需要8us。

（ 1 ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。

（0 ）7、数值比较器、寄存器都是组合逻辑电路。

（0 ）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅度也相等。

（ 1 ）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。

（0 ）10、单稳态触发器的分辨时间T d，由外加触发脉冲决定。

1．若将一个JK触发器变成一位二进制计数器，则（ 4 ）。

（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=12．有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PR OM实现时应采用的规格是（ 3 ）。

(1)64⨯8 (2) 256⨯4 (3) 256⨯8 (4) 1024⨯83．在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（ 3 ）。

（1）18kHz （2）9kHz （3）6kHz （4）4kHz4．要构成容量为1K×8的RAM，需要（ 2 ）片容量为256×4的RAM。