课程设计题目 CMOS集成电路版图课程设计学院专业电子科学与技术年级班级 1011班姓名学号指导老师2013年 6 月首先在理论上介绍了集成电路版图设计方法的详细步骤以及设计规则的特点。

并结合几个触发器的版图设计实例详细讲解了集成电路版图设计的基本步骤技巧与准则。

由于模拟集成电路的性能与版图设计密切相关，所以着重介绍CMOS 模拟电路版图设计的一般思路，优化器件结构和平面布局使寄生效应对电路性能的影响降至最低。

集成电路版图设计是把设计思想转化为设计图纸的过程，包括数字电路和模拟电路设计。

本文针对版图设计过程，验证方法，以及如何通过合理的布局规划，设计出高性能、低功耗、低成本、能实际可靠工作的芯片版图。

关键词:版图设计；MOS; 面积; 设计规则AbstractFirst of all, in theory, introduces the detailed steps of integrated circuit layout design method and the characteristics of the design rules. And combined with the landscape design of several triggers in detail the basic steps of integrated circuit layout design skills and standards. Due to the performance of the analog integrated circuit and layout design are closely related, so the landscape design of CMOS analog circuits is introduced the general train of thought, optimize the device structure and plane layout of parasitic effects on circuit performance impact to a minimum. Integrated circuit layout design is to put the design into the process of design drawing, including digital circuit and analog circuit design. This article in view of the landscape design process, the authentication methods, and how to through the reasonable layout planning, design a high performance, low power consumption, low cost, practical and reliable working of the chip layout.Key words: landscape design; MOS; Area; Design rules第1章绪论...................................................................... - 3 -1.1 简介..................................................................... - 3 -1.2软件介绍................................................................. - 4 -1.3 版图设计定义............................................................. - 4 -1.4 版图设计方法............................................................. - 4 -1.5 设计规则................................................................. - 4 - 第2章二输入与非门 (7)2.2 设计方法与过程 (7)2.2 设计内容 (7)2.2.1 设计原理图 (7)2.2.2 版图实现 (7)第3章 jk触发器的设计原理 (8)3.1电路图的设计原理 (8)3.1.2特征表与特征方程 (8)3.1.2状态转换图 (8)3.2 版图设计.......................................................................................................... 错误！未定义书签。

第4章 D触发器.................................................... 错误！未定义书签。

4.1钟控D 触发器................................................ 错误！未定义书签。

4.1.1 特征表和特征方程...................................... 错误！未定义书签。

4.1.2 状态转换图和时序图.................................... 错误！未定义书签。

4.2 钟控D触发器版图绘制....................................... 错误！未定义书签。

1 第5章：课程设计总结............................................... 错误！未定义书签。

1 参考文献：..................................................................... - 12 -2第1章绪论1.1 简介集成电路（integrated circuit，港台称之为积体电路）是一种微型电子器件或部件。

采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。

集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。

单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。

在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重要的一环。

他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形。

对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。

版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。

布线完成模块间的互连，并进一步优化布线结果。

压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。

版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。

•集成电路制造厂家根据版图来制造掩膜。

版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。

不同的工艺，有不同的设计规则。

•设计者只有得到了厂家提供的规则以后，才能开始设计。

•版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。

•很多集成电路的设计软件都有设计版图的功能，Cadence 的Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。

1.2软件介绍目前大部分IC 公司采用的是UNIX 系统，使用版本是SunSolaris。

版图设计软件通常为Cadence ，它是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA设计和PCB 设计。

软件操作界面人性化，使用方便，安全可靠，但价格较昂贵。

1.3 版图设计定义版图设计是创建工程制图的精确物理描述的过程，而这一物理遵循制造工艺，设计流程，通过仿真显示为可行的性能要求所带来的约束。

1.4 版图设计方法可以从不同角度对版图设计方法进行分类。

如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。

如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。

而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。

对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件。

这是一种广泛使用在微机上的交互图形编辑器。

设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。

因而此方法也被分类成手工设计方法。

因为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。

版图验证包括设计规则检查DRC (a design rule checker)、电学规则检查ERC(a electrics rule checker)、版图参数提取LPE(layout parameter extraction)、版图和原理图对照检查LVS(layout vs schematic)。

当然这些验证LEdit就可以完成。

1.5 设计规则版图设计总的原则是既要充分利用硅片面积，又要在工艺条件允许的限度内尽可能提高成品率．版图面积(包括压焊点在内)尽可能小而接近方形，以减少每个电路实际占有面积；生产实践表明，当芯片面积降低10%，则每个大圆片上的管芯成品率可以提高15％~25%。

下面讨论版图设计时所应遵循的一般原则。

①隔离区的数目尽可能少pn结隔离的隔离框面积约为管芯面积的三分之一，隔离区数目少，有利于减小芯片面积。

集电极电位相同的晶体管，可以放在同一隔离区。

二极管按晶体管原则处理。

全部电阻可以放在同一隔离区内，但隔离区不宜太大，否则会造成漏电大，耐压低。

为了走线方便，电阻也可以分别放在几个隔离区内。

各压焊块(地压焊块除外)都故在隔离区内，以防止压焊时压穿SiO2，造成与衬底短路，管芯外围也要进行大面积隔离扩散，以减少输入端箝位二极管的串联电阻。