动态时序分析VS静态时序分析(转）
2010-12-19 10:37:37| 分类：学习资料| 标签：分析验证静态路径时序|字号大中小订阅
动态时序验证是在验证功能的同时验证时序，需要输入向量作为激励。

随着规模增大，所需要的向量数量以指数增长，验证所需时间占到整个设计周期的50，且这种方法难以保证足够的覆盖率，因而对片上系统芯片设计已成为设计流程的瓶颈，所以必须有更有效的时序验证技术取代之。

动态时序仿真的优点是比较精确，而且同静态时序相比较，它适用于更多的设计类型。

但是它也存在着比较明显的缺点：
首先是分析的速度比较慢；
其次是它需要使用输入矢量，这使得它在分析的过程中有可能会遗漏一些关键路径(critical paths)，因为输入矢量未必是对所有相关的路径都敏感的。

静态时序分析技术是一种穷尽分析方法，用以衡量电路性能。

它提取整个电路的所有时序路径，通过计算信号沿在路径上的延迟传播找出违背时序约束的错误，主要是检查建立时间和保持时间是否满足要求，而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。

静态时序分析的方法不依赖于激励，且可以穷尽所有路径，运行速度很快，占用内存很少。

它完全克服了动态时序验证的缺陷，适合进行超大规模的片上系统电路的验证，可以节省多达20的设计时间。

因此，静态时序分析器在功能和性能上满足了全片分析的目的。