音频信号分析仪本系统基于离散傅立叶变换原理，以单片机和FGPA为控制核心，在FPGA内部完成了2048点浮点型FFT，能准确判断频率成分在20Hz~10kHz、幅值范围在0.1mV~10V的输入信号的功率谱及其总功率，频率分辨力最高可达10Hz。

利用相关原理准确检测信号的周期性并测量其周期，达到了较高的性能指标。

一、方案论证与选择题目要求设计制作一台可分析音频信号频率成分并可测量正弦信号失真度的仪器。

该仪器能够检测的输入信号的范围（峰峰值）为100mV5V，可进一步扩展输入信号的动态范围。

对输入信号进行频率和功率的检测，其中对信号频率的分辨力为100Hz，可扩展至20Hz。

此外该仪器还能够判断信号的周期性及测量正弦信号的失真度。

通过以上对任务要求的分析，可知本系统的重点在于输入信号动态范围的扩展和频率分辨率的提高，难点在于信号周期性判断。

1、信号调理与采集的方案论证方案一：采用高有效位AD。

该方案硬件电路简单，软件处理方便，但由于采用均匀量化，低幅度信号的测量信噪比不高，难以达到题目的精度要求。

方案二：采用对数放大器。

将动态范围非线性压缩，再进行A/D 量化。

但是小信号的信噪比S/N被对数放大后，将显著降低。

方案三：采用多通道放大。

使处理后信号适合ADC精确采样的幅度范围。

经ADC采样后再乘以相应的权值（前级放大倍数的倒数），得到实际信号的幅值。

该方案降低了对AD位数的要求，但需要多路放大电路，软件处理上也较复杂。

经过上述的分析比较，我们选择方案三，可提高输入信号的动态范围，有利于信噪比与测量精度的提高。

2、信号频率成分检测的方案论证方案一：模拟滤波法。

将中心频率可连续调节的恒百分比带宽滤波器接入前级放大后，滤出各个频率点的信号的大小。

但线路复杂，且检测速度低。

方案二：DFT谱分析法。

采用数字信号处理的方法，通过ADC采集信号，再对数据进行FFT计算出各频率分量，即可得到输入信号的频率与功率信息。

因为信号截断的缘故，会造成频谱泄漏和栅栏效应而引入误差，但可分别通过加窗和增加FFT运算点数减小误差。

经过比较，数字的DFT方法则易于实现，速度快，精度高。

故我们选用方案二，利用FPGA快速的数据处理能力，在其中完成2048点的浮点型FFT。

当采样率为40.96kHz时,由公式,频率分辨率可达20Hz,降低采样率可进一步提高频率分辨力。

3、信号总功率检测方案论证方案一：A/D采样法。

对周期T的信号x(t)进行采样，得到N个样本x(n)（n=0,1,,N-1）,假定做到了同步采样，则在忽略量化噪声、采样样本数有限等因素影响下，功率X可通过数字信号处理单元得到，即。

方案二：有效值检波法。

采用专门的真有效值检测芯片AD637，能测量任意交变信号的有效值,精度高，外围电路简单。

经过以上两种方案的论证比较，方案一在输入信号的频率未知，非同步采样的情况下误差较大,故我们选用方案二。

二、系统总体设计方案及实现框图根据以上的方案论证与比较，先将输入信号通过一多通道程控放大模块，调理到ADC适合采样的输入范围内，经过抗混叠滤波后一路送给AD637进行有效值检测计算总功率，另一路送给AD进行采样。

根据频率分辨力来确定采样率，利用FPGA快速数据处理能力，在其中完成2048点的FFT运算计算该信号的功率谱，并能实时显示信号总功率及主要频率成分功率。

其中，对于信号周期性的判断与测量，我们采用自相关的方法，大大提高了判断的准确性。

最后系统总体实现方案如图1所示：图1 系统总体框图三、理论分析与计算1、放大器设计基于题目“扩大输入信号动态范围”的要求，将信号在进入A/D 转换器之前需要进行合理的处理，使其在A/D量化范围内达到量化精度最高，此方法等效于AD位数的增加。

对于基本要求中幅度较大的低频信号（50mV以上），我们采用多路复用器通过选择放大器的反馈电阻来改变放大倍数的方法来实现。

对于50mV以下的信号我们又分成三个固定放大倍数不同的通路供选择。

通过这四路放大，输入信号总的动态范围可达100dB。

这四路放大通道最后通过多路复用器选择送给A/D。

先将信号经过1倍放大的通道送给A/D初测幅值，根据此值选择被测通路。

本设计要处理的最小信号为0.1mV，最大为10V，动态范围为100dB。

选择的低频运放要有低噪、精密、高共模抑制比的特性。

我们选用通用型运放HA17741，从表一可以看出，HA17741的技术指标相对均衡，整体性能好，适于语音信号的处理。

实践证明，此处用HA17741效果较好。

表一 HA17741的主要技术性能指标对于小信号处理电路结构的设计，本系统有以下几个特色。

放大电路的第一级倍数较大，可以增强对小信号的放大能力，同时也减少了外来噪声的干扰。

利用同相放大接法输入阻抗高的特性提取小信号。

为防止大信号经过小信号通道的放大使运放进入饱和区对运放不利，我们在输入端加入钳位二极管。

同时小信号的处理应特别注意抗干扰措施：首先电源去耦，减少放大器各部分电路之间通过公共直流电源产生的寄生耦合，稳定放大器工作，防止产生振荡和干扰。

其次地线接法，单点接地，地线要粗短。

再次，信号线尽量不交叉，也不平行，用双绞线或屏蔽线走，减少串扰。

还有，充分利用运放增益带宽积恒定的特性，可以通过提高增益来减小带宽，从而阻止高频噪声的通过。

最后，小信号放大电路模块要远离干扰源电路。

2、功率谱测量方法功率谱表示单位频带内信号功率随频率的变化情况，它反映了信号功率在频域的分布情况。

对于功率谱的测量我们采用的是周期图法。

已知随机信号的功率谱和自相关函数是傅氏变换对，即功率谱。

而自相关函数定义为：，则用有限长的样本序列来估计功率密度谱即为。

对于的求解，我们在FPGA内部完成了2048点的基2时域抽取法FFT 运算。

数值运算采用浮点型，旋转因子由查表得到。

我们设置FPGA的运算时钟为100MHz，从而能在455ms内完成一次2048点的运算，远小于题目5s的时间限制。

计算出了各频率分量上的功率大小，那么根据失真度的定义，即信号中全部谐波分量的能量与基波能量之比的平方根值，正弦信号的失真度可以很方便得求出。

3、周期性判断方法我们根据相关性能够反映信号相似程度的特点来解决周期性的判断问题。

对于信号与互相关函数的定义为：，，表示时刻。

在时刻的值，等于将保持不动而左移个抽样周期，然后，两个抽样序列在所有对应时刻值相乘，再加和。

如果=，则上面定义的互相关就变成了自相关函数：。

它表示信号的波形与自身经过时刻后的波形的相似程度。

当m=0时具有极大值，即相似性最好的时候。

当移位时间恰好等于一个周期时，又有一个极大值，且两个极大值相等，则周期即为移位时间m.实际测试时采样点要包含两个以上的周期，先取长为L的窗对数据进行加窗后再作上述的相关运算。

得到需要的移位时间K后，根据采样频率即可计算出周期大小T为（为采样率）。

四、主要功能电路的设计1、前级信号调理电路对于前级信号调理部分的电路设计已在理论分析中详细论述，图2是程控放大部分电路，主要用来调理基本要求中幅值范围在100mV-10V 的信号。

图2 程控放大电路2、A/D采样系统中对数据的采集我们选用12位A/D转换器MAX197来实现。

它有0~5V ,0~10V,-5~5V ,-10~10V四种输入量程选择，采样率可达100ksps。

同时具有八个模拟通道，可方便地选择通道，且可根据各个通道的最终幅值大小选择输入量程。

电路原理图如图3所示。

图3 A/D采样3、抗混叠滤波器设计信号送到ADC之前要对信号进行抗混叠低通滤波器处理，防止高频分量信号被采样，产生频谱混叠，而影响给定较低频率信号的幅值分析。

为此我们设计了一个截止频率为15KHz的四阶巴特沃斯低通滤波器做为抗混叠滤波器。

元器件参数由滤波器软件Filter wiz PRO设计得到。

图4为其电路原理图。

图4 抗混叠滤波器五、系统软件的设计本系统软件部分由单片机和FPGA组成，单片机主要完成用户的输入输出处理和系统的控制，FPGA主要完成高速的处理（如信号采样和存储）和大计算量的处理（如FFT），整个软件系统的设计中模块化思想贯穿始终，采用菜单选择所用功能。

程序流程图如图5所示图5 程序流程图六、测试数据与分析1、测试使用仪器及型号60M数字存储示波器：型号Tektronix TDS1002函数信号发生器：Sony Tektronix AFG310高频信号发生器：SP14615位半数字万用表：MASTECH MS80502．测试方案与主要测试结果1）输入信号动态范围测试由函数发生器产生单一频率的正弦信号，改变信号幅值。

检测系统能够测量信号的幅度范围。

表一输入信号动态范围测试数据2）输入信号频率范围及频率分辨力测试由函数发生器产生幅值为2V的正弦信号，改变频率。

检测系统能测量信号的频率范围，频率单位Hz。

频率分辨率设置为20Hz。

表二输入信号频率范围测试数据3）总功率检测与各频率分量的功率检测我们在系统外制作了一个加法器，利用两个函数发生器产生两个正弦波叠加再输入到系统中进行测量。

百分比即为各频率成分的总和占总功率的百分比。

表三总功率与各频率分量功率检测数据4）其它关于周期信号的判断及正弦波失真度的测量方案及数据表（略）3、测试结果分析测试结果基本上都达到了题目要求的指标，在采样率与信号频率不是成整数倍关系时功率会有些泄漏，不过这个误差很小，在题目允许的范围内。

系统的误差受A/D转换的量化误差、有限字长效应和实际算法的影响，不过我们进行的是浮点数的FFT运算，有限字长效应大大减小。

七、总结由实验调试结果及测试数据可知，本系统达到题目的指标要求，还进一步提高了频率分辨力，扩展了数据的掉电存储与频谱显示的功能。

在资源有限的FPGA和单片机上，实现了2048点浮点型FFT运算，充分提高了资源利用率。