• 1,带pll的复位lock端为何需要这么接
• 2,缺陷严重性以及补偿
第三节：
• 复位约束
• 复位优化
异步复位的时序检查
Recovery Slacksetup slack计算。 Removal Slackhold slack计算。
复位约束设定
• 约束
set_false_path set_false_path
-from [get_ports {reset}] –to -from [get_ports {reset}] –to
[all_registers] *
QuartusII综合优化
QuartusII handbook 第二卷第16章
Q的优化努力方向以及缺陷
复位信号全局化
• SettingFitter Setting more fitting
多时钟域的异步复位同步释放
具有优先级的异步复位同步释放
第一节：小结
1,同步复位异步复位优缺点
2,异步复位同步释放为何最优 3,异步复位无需同步释放的需满足什么条件 4,需要异步复位同步释放的应用领域有哪些 5,异步复位同步释放会出现亚稳态吗
第二节
• 带pll的异步复位同步释放如何设计？
• 异步复位同步释放的缺陷有哪些，严重程 度以及如何消除
同步复位or异步复位
• 异步复位的优点： 1,节省了器件。 2,减小了数据路径的传播延时。提高了系统 响应频率。 3,即刻生效，不依赖于时钟是否到来。 • 异步复位的缺点： 由于reset信号时序是不定的，reset释放的 时候会让异步复位系统出现亚稳态。
异步复位的同步释放 --- 电路图
异步复位的同步释放 ----code
T H A N K S
网名：清霜一梦 邮箱 ：cobbpeng@ QQ群 ：162664354 FPGA广东交流群 原创博客 ：博客园 微信公众号： FPGA攻城狮之家
版本说明
• Version05：18页增加失锁情况说明 19页增加gate lock 功能选项
TB建议
IEEE Standard for Verilog
复位信号为下降沿有效，建议做一个下降沿
Verilog standard 2005
复位的面积优化
--- code
• 寄存器复位，不是所有的都需要复位
复位的面积优化 --- 电路图
第三节总结ቤተ መጻሕፍቲ ባይዱ
• 1,复位优化在什么样的情况中才可以使用
• 2, set_false_path 什么时候设定，有什 么功效
第一节
同步复位or异步复位
同步复位or异步复位
同步LUT图示
• Fitting LUT 图示
Rst_n
Data_in
异步LUT
• Fitting LUT 图示
Rst_n
Data_in
同步复位or异步复位
• 同步复位的优点： 1,过滤了部分毛刺。 2,降低了亚稳态的出现。 3,有利于时序分析。 • 同步复位的缺点： 1,多使用了器件。 2,增加了数据路劲传输时间
带pll的异步复位的同步释放 --- 电路图
带pll的异步复位的同步释放 --- code
• 带pll的异步复位的同步释放 代码
ALTPLL IP Core User Guide
ALTPLL IP Core User Guide
缺陷
复位树。 抖动敏感，但是几乎不出错
缺陷弥补
第二节 小结
高精度复位系统 ——设计与详解
version：05
作 网
者 名
： 彭 晓 恩 ： 清霜一梦
专题目录
• 第一节：同步复位or异步复位
• 第二节：带pll的复位，复位的局限性 • 第三节：复位优化与约束
课前基础
1,熟悉基本数字电路知识
2,熟悉verilogHDL 语言基本知识 3,熟悉QuartusII等综合软件的基本使用