8255A内部结构（以PA口为例）
方式控制寄存器 D0~D7
数据 双向 缓冲 器
输 出 锁 存 器
PA0~PA7
RESET WR RD A1 A0 CS
控 制 逻 辑
输 入 缓 冲 器
10.2 8255A的原理结构及工作原理
3. 8255A端口的识别
片外寻址
CS 0 0 0 0 A1 0 0 1 1 片内寻址 A0 0 1 0 1 选中端口 端口A 端口B 端口C 方式控制端口
~ PC 0 ~ PB 0
…
…
=0
A3 A0
10.4 8255A与系统总线的接口方法
2.8086最大方式系统总线与8255的连接图
D7 8086 CPU 最大 方式 系统 总线 A15 A3 A0 译码 电路 PC 3 IOR IOW A2 A1
~ D0
D7 RD WR A1 A0
~ D0
PA 7 PC 7 Intel 8255A
10.3 8255A的控制字及工作方式
2. 8255A的工作方式
⑴方式0 —— 基本的输入/输出

由方式控制字设置 注意A、组B组的提法与设置
10.3 8255A的控制字及工作方式
⑵方式1 —— 有联络信号的输入/输出 由方式控制字设置


三个端口分成A、B两组，C口的PC7－PC4 用作为A组的联络信号， PC3－PC0用作 为B组的联络信号（大致的说法） 具体联络信号线的定义与方式1下输入 和输出方式相关
10.3 8255A的控制字及工作方式 方式1在输入时接口连接示意图
CPU 8255 外设
STB
INTR
IBF
10.3 8255A的控制字及工作方式 方式1在输入时接口连线说明

STB（Strobe）是来自外设的选通输入信号， 低电平有效。有效时8255接收外设送来的8位数， 其下降沿将数据锁存到A或B端口寄存器 IBF (Input Buffer Full) 8255送给外设的输入 缓冲器满信号，高电平有效，表示目前缓冲区有 数，外设暂不要再送。 INTR （Interrupt Request）中断请求信号， 高电平有效
★ CPU的中断服务程序中OUT 指令产生的IOW的下降沿撤 销INTR，使INTR＝0，上升沿使OBF变低电平 ★ 外设取走数据后，ACK的上升沿将使INTR＝1，CPU可 继续输出数据
10.3 8255A的控制字及工作方式 8255A方式1输出的时序
10.3 8255A的控制字及工作方式
⑶方式2 —— 双向传送
端口A PA7 ～PA0 PC7 ～PC4
A组
B组
10.2 8255A的原理结构及工作原理
2. 8255A内部结构
RESET D7~D0
端口A
数据 缓冲器
PA0~PA7
端口C
RD WR CS A1 A0
PC0~PC7
读写 控制
片内 译码
端口B
控制口
PB0~PB7
10.2 8255A的原理结构及工作原理
★控制寄存器：用于控制8255A的工作方式
10.3 8255A的控制字及工作方式
8255A三种基本工作方式：
方式0：基本的输入/输出； 方式1：有联络信号的输入/输出； 方式2：双向传送。
具体的工作方式由发送给控制寄存器的方式控制 字决定
10.3 8255A的控制字及工作方式
◆ 方式0为基本的输入输出方式
方式1：输入 I/O I/O IBFA INT EA A组 方式1：输出 OBFA INT EA I/O A组 方式2 OBFA INT E1 IBFA A组 INT E2 INT RA X X B组 X I/O INT RA INT EB OBFB B组 INT RB INT RA INT EB IBFB B组 INT RB
INTE 1
INTRA 8 OBFA ACKA
X X X
PC6
INTE 2
PC4 PC5
STBA IBFA 3 I/O
WR RD PC2～PC0
方式2 工作时 的方式 控制字 与端口 连接线 示意图
10.3 8255A的控制字及工作方式 8255A方式2工作的时序
10.3 8255A的控制字及工作方式 读取端口C状态


方式1（端口A） 方式控制字 D7 1 D6 0 D5 1 D4 1 D3 D2 1/0 D1 D0 PC4 PA7～PA0 8 STBA IBFA
X
X
X
PC6、7 1＝输入 0＝输出
INTE A
PC5
PC3 RD PC6、7 2
INTRA I/O
方式1（端口B） 方式控制字 D7 1 D6 X D5 X D4 X D3 D2 X D1 D0 PC2 PA7～PA0 8 STBB IBFB
10.3 8255A的控制字及工作方式 8255A方式1输入的时序
10.3 8255A的控制字及工作方式 中断允许的设置
★ INTEA 用 PC4 INTEB 用PC2 ★ PC4、PC2 ＝ 1 为允许 ＝ 0 为不允许 ★ 举例：
10.3 8255A的控制字及工作方式 方式1在输出时接口连线说明
IBM PC机 系统 总线
译码 电路
PC 3 CS PB 7
~ PC 0 ~ PB 0
…
A3 A0
=0
…
10.5 8255A的应用设计
例10.1 在8086最小方式系统中，利用 8255A某端口输入8位开关量，并通过另 一个端送出，以发光二极管指示数据， 灯亮表示数据“1”，灯灭表示数据“0”。 8255A的端口地址为280H～287H中的奇 地址，设计系统总线与8255A的连接电 路，并编程实现。

双向传送数据方式，仅A口适用，实质 是A口在方式1输入与输出工作的组合

C口的PC7－PC3用作为A组的联络信号
B口及C口的PC2－PC0可正常工作于方式0 或方式1
10.3 8255A的控制字及工作方式
方式2（端口A） 方式控制字 D7 D6 D5 D4 D3 D2 D1 D0 1 1 X X X PC3 PA7～PA0 PC7
1
1
X
INTE B
PC1
方式1 输入时 的方式 控制字 与端口 连接线 示意图
RD
PC0
INTRB
10.3 8255A的控制字及工作方式 要使INTR＝1的条件


IBF＝1 INTE = 1 预设中断允许： PC4 决定INTEA PC2 决定INTEB STB 的上升沿到来
★ CPU的中断服务程序中IN 指令产生的 RD 下降沿撤销 INTR， RD 的上升沿使IBF变低电平
（无条件方式）
PA口、PB口和PC口均可以工作在方式0。
◆ 方式1为有联络信号的输入输出方式 （查询方式/中断方式） PA口和PB口均可以工作在方式1。 ◆ 方式2为有联络信号的双向输入输出方式（查 询方式/中断方式） 只有PA口可以工作在方式2。
10.3 8255A的控制字及工作方式
1.8255A的控制字 方式控制字 置位复位控制字
1
X
X
未选中
10.2 8255A的原理结构及工作原理
4.端口功能简介 ★端口A：8位输出锁存/缓冲器，8位输入锁存器
★端口B：8位数I/O锁存/缓冲器，8位数输入缓冲器
★端口C：8位输出锁存/缓冲器，8位输入缓冲器
注意：1.输入时无锁存； 2.端口C还可分成两部分：高4位和低4位， 可分别用作为输出控制和状态输入。
第十章 并行接口芯片 8255A的应用设计
本教案内容
第10章 并行接口芯片8255A应用设计 1. 并行接口概述 2. 8253的引脚功能及特点 3. 8253的原理结构及工作原理 4. 8253的控制字及工作方式 5. 8253与系统总线的接口方法 6. 8253的应用设计
并行接口概述
1.并行接口的作用
10.4 8255A与系统总线的接口方法
1.8086最小方式系统总线与8255的连接图
D7 8086 CPU 最小 方式 系统 总线 M/IO A15
=0
~ D0
RD WR A2 A1
D7 RD WR A1 A0
~ D0
PA 7 PC 7 Intel 8255A
~ PA 0 ~ PC 4
PC 3 译码 电路 CS PB 7

10.3 8255A的控制字及工作方式
8255A的方式控制字
D7＝1 D6 D5 D4 D3 D2 D1 D0
端口C低4位的方向 1：输入 0：输出 端口B的方向 B组的工作方式 0：方式0 1：方式1
A组工作方式 00：方式0 端口A的方向 01：方式1 1×：方式2 端口C高4位的方向
8255A是Intel系 列的8位并行接 口芯片通用性 强，使用灵活， 可用程序设置和 改变芯片的工作 方式，是一种常 用的可编程并行 接口芯片。
10.1 8255A的引脚功能及特点
3. 8255A的引脚功能
与 CPU 一 侧 相 连 的 引 脚
D0 PA0
PA口
D7
PA7
RESET
WR RD A0 A1
1
0
X
INTE B
PC2
方式1 输出时 的方式 控制字 与端口 连接线 示意图
WR
PC0
INTRB
10.3 8255A的控制字及工作方式 要使INTR＝1的条件


OBF＝1 ， 表示输出缓冲已空 INTE = 1 预设中断允许： PC6 决定INTEA PC2 决定INTEB ACK的上升沿到来



ACK（Acknowledge）外设的响应信号，低电 平有效。有效时8255输出缓冲区中的数据送上 外设数据线，其上升沿将数据锁存入外设，其下 降沿使OBF变高，告知外设缓冲区中暂无数据 OBF (Output Buffer Full) 8255送给外设的输 出缓冲区满信号，低电平有效，表示目前缓冲区 有数，外设可以来取。 INTR （Interrupt Request）中断请求信号，高 电平有效