一、主要内容与要求1.掌握应用电子设计自动化（EDA）技术设计电子系统的方法；2.采用超高速集成电路硬件描述语言（Verilog）设计一种基于数字锁相环的倍频器；3.重点设计数字环路滤波器和数控振荡器；4.利用计算机仿真技术进行验证；5.阅读并翻译3000单词以上的英文资料。
二、主要技术要求n倍频；2 1.系统能够实现输出信号为输入信号的2.改变系统参数可以得到不同的倍频信号，且始终能够使输出信号与输入信号保持同步；3.用Verilog语言编写设计程序，利用计算机仿真予以验证。
三、研究方法1.在查阅大量技术资料的基础上，进行设计方案的比较；2.确定全数字锁相环系统的设计方案；3.采用自顶向下的设计方法，进行系统模块的划分，并确定用Verilog设计各功能模块的算法；4.编写系统设计程序，并进行仿真验证，经过反复修改使电路系统达到设计要求。
四、工作进度安排1.2012年12月学习掌握Verilog设计技术，收集和整理与毕业设计有关的资料；2.2013年1月在分析和整理资料的基础上写开题报告，确定设计方案和研究技术路线；3.2013年3月完成环路滤波器和数控振荡器的设计与仿真；4.2013年4月完成全数字倍频器的系统设计与仿真；5.2013年5月撰写毕业设计说明书和准备毕业答辩稿；6.2013年6月初毕业答辩。
指导教师南华大学本科生毕业设计（论文）开题报告设计（论文）题目基于数字锁相环的同步倍频器设计省部级课题设计（论文）题目来源起止时工程设计2012.12013.6设计（论文）题目类一、设计（论文）依据及研究意义锁相(phase-locked loop是一种反馈控制电路，作用是实现设备外部输入信号与内部的震荡信号同步其基本组成包括鉴相 phasedetector环路滤波器loopfilter）和压控振荡器 voltagecontroloscillato）倍频器frequencymultiplie）是使输出信号频率等于输入信号频率整倍的电路利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍器倍频器也可由一个压控振荡器和控制环路构成它的控制电路产生一控制压，使压控振荡器的振荡频率严格地锁定在输入频f的倍乘fnf因为非线性变换过程中产生的大量谐波使输出信号相位不稳定所以其构的倍频器，倍频噪声较大。
倍频次数越高，倍频噪声就越大，使倍频器的应用到限制在要求倍频噪声较小的设备中可采用根据锁相环原理构成的锁相环步倍频器模拟锁相环主要由相位参考提取电路压控振荡器相位比较器控制电等组成压控振荡器输出的是与需要频率很接近的等幅信号把它和由相位参提取电路从信号中提取的参考信号同时送入相位比较器用比较形成的误差通控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化实现锁相而达到同步数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器脉冲补抹门等组成分频器输出的信号频率与所需频率十分接近把它和从信中提取的相位参考信号同时送入相位比较器比较结果示出本地频率高了时就过补抹门抹掉一个输入分频器的脉冲相当于本地振荡频率降低相反若示本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲相当于本振荡频率上升，从而达到同步。
．南华大学电气工程学院毕业设计摘要：随着数字通信系统的高速发展，数字锁相环的应用也越来越广。
由于非线性电阻构成的倍频器，倍频噪声较大,而为了满足倍频噪声小的的需求，本文通过应用EDA技术设计电子系统的方法，采用硬件描述语言Verilog，设计了一种基于数字锁相环的同步倍频器系统。
该系统经过Quartus II软件的仿真以及验证，实现了输出信号为输入信号的2^n倍频的功能，改变系统参数也可以得到不同倍频信号，而且始终能使输出信号与输入信号保持同步。
故该系统能够减少因倍频次数高而产生的倍频噪声，但有时会出现相位失锁等问题。
关键字：锁相环; 倍频器; Verilog ；Quartus IIi南华大学电气工程学院毕业设计Abstract: With the rapid development of modern digital communication system,digital phase lock loop is becoming more and more widely used. Because of the nonlinear resistance of frequency multiplier, frequency multiplication noise is larger.In order to meet the needs of times frequency noise, in this paper, by using EDA technology to design electronic system, the method of using Verilog hardware description language, designs a synchronous frequency multiplier based on digital phase locked loop system. The system through simulation and validation of the quartus ii software implements 2 ^ n times that of the output signal for the input signal frequency function, changes of system parameters can also get different times frequency signal, and have always been able to make the output signal is synchronized with the input signal. So the system can reduce because of The Timesthe frequency of several times as a result of the high frequency noise, but sometimes there will be a phase lock and so on.Key words: ; frequency multiplier ; Verilog ; Quartus II . Phase-Locked Loopii南华大学电气工程学院毕业设计目录1 绪论 .............................................................11.1 设计依据及其研究意义 (1)1.2 锁相环技术的发展 (2)1.2.1 锁相环技术发展的历史 (2)1.2.2 锁相环技术发展的现状及其前景 (2)2 关于EDA的介绍 (4)2.1 Verilog简介 (5)2.2 Verilog和VHDL语言的对比 (6)2.3 Quartus II简介 (7)2.4 本课题采用的设计方法 (8)3 锁相环的结构与原理 ...............................................93.1 模拟锁相环的基本结构及其工作原理 (9)3.2 全数字锁相环的基本结构及其工作原理 (11)4 基于数字锁相环的同步倍频器设计 (13)4.1 数字鉴相器的设计 (13)4.2 数字环路滤波器的设计 (15)4.3 数控振荡器的设计 (18)4.4 N分频参数控制的设计 (19)4.5 N分频器的设计 (21)4.6 倍频器的设计 (23)4.7 全数字锁相环倍频器的顶层模块设计 (25)5 基于数字锁相环的同步倍频器仿真分析 (27)6 总结 (30)iii南华大学电气工程学院毕业设计参考文献 ..........................................................31谢辞...............................................................32附录一 (33)附录二 (43)iv南华大学电气工程学院毕业设计1绪论1.1 设计依据及其研究意义本次研究的课题是基于数字锁相环的同步倍频器设计。
锁相环路是反馈电路的一种，锁相环的英文全称是Phase-Locked Loop，简称PLL。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，故其通常用于闭环跟踪电路。
之所以叫锁相环，是因为其在工作的过程中，当输出信号的频率和输入信号的频率相等时，输出电压和输入电压能保持固定的相位差值，实现相位的锁定的功能。
锁相环不仅在雷达、测量、通信和自动化控制等领域应用极为广泛，而且随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理，对全数字锁相环的研究和应用得到了越来越多的关注。
倍频器（frequency multiplier）是实现输出信号频率等于输入信号频率整数倍的电路。
倍频器可由一个压控振荡器和控制环路组成,其控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率fi的n倍值fo＝nfi上。
倍频器用途十分广泛，如为了提高频率稳定度，发射机常采用倍频器以使主振器振荡在一个较低频率；而调频设备也常用倍频器来增大频率的偏移；倍频器也已然成为相位键控通信机中载波恢复电路的一个重要组成单元。
当然，倍频器也可利用非线性电路产生高次谐波或者利用频率控制回路构成。
由于非线性变换过程中产生的大量谐波可使输出信号得相位不稳定，所以这种倍频器，倍频噪声较大。
而倍频次数越高，倍频噪声就会越大，这就大大限制了倍频器的应用。
所以为了减小设备中的倍频噪声，我们可以采用基于锁相环原理构成的同步倍频器，这也正是本次课题研究意义之所在。
第1页，共43页南华大学电气工程学院毕业设计1.2 锁相环技术的发展1.2.1锁相环技术发展的历史锁相环技术起源于二十世纪三十年代，直至今日已经发展了八十余年。
锁相环技术首先是由DeBellescize于1932年提出的锁相环同步检波技术。
但首次公开对锁相环路的描述，却并未引起普遍的重视。
一直到1947年，锁相环第一次用于电视接收机水平和垂直扫描的同步，锁相环技术才开始得到应用。
由于较高的成本和技术上的复杂性，锁相环技术主要应用在航天方面，包括深空探测和轨道卫星的测速定轨等等；有时也用于性能要求较高的精密测量仪和通信设备上。
随着70年代半导体技术和集成电路技术的发展，逐渐出现了集成的环路部件、通用单片机集成锁相环路以及多种专用集成锁相环路。