a
B(HW127TS31) TS24(8*30+0=24) B TS255(8*31+7=255) TS2
CMA0
CMB15 255# 0# CMB0 24#
2
130#
交换网络
• • HW0TS3 CMA0 • TS2 a •
1
a SMA0 2# CMS15 0# SMB15 TS255 2#
TS1 PCM0 PCM1 TS14 TS1 01 TS14 10 PCM0 PCM1
•
2- 1
PCM0 TS1 PCM1
•
1 01 PCM0 TS1
CM0
0 1 1
PCM1 TS1
控制存储器
2
14
•
PCM1 TS14 10
31 CM0 CM1
PCM0 TS14
输入控制方式
43
接线器性能
• – 1 – • • – IM PCM TS2 TS31 96 T 2 2*60/125*10-6 =9.6*105 PCM (125us) IM
交叉接点矩阵
01 TS14 10 PCM0 PCM1
0 1 1
0 1 1
控制存储器
14 2 14 2
控制存储器
31 CM0 CM1
31 CM1 CM0 41
输入控制方式
输出控制方式
S型接线器
• – CM PCM • – CM PCM CM PCM CM CM PCM CM
42
S型接线器
交叉接点矩阵
29
T型接线器
• B0-B7 • R/W • • R/W 1 R/W 0 A0-A7 B0-B7 DI0-DI7
30
T型接线器
• • CP • • • • • • A0-A7 DI0-DI7 0 1 R/W 0 1 0 BO-B7 0
31
T型接线器
• CP • • • • • • • A0-A7 B0-B7 B0-B7 R/W 1 1 B0-B7 B0-B7 0 0
37
S型接线器
• S ” • (space switch)， “
38
S型接线器
• S • i m×n j Kij，
•
39
S型接线器
•
•
40
S型接线器
交叉接点矩阵
TS1 PCM0 PCM1 TS14 TS1 01 TS14 10 PCM0 PCM1 PCM0 PCM1 TS14 TS1 TS1
T型接线器
• • -D7 • • 8 8 8 D0
串行工作，每个脉冲不能输出一个完整的数据，每8个CP脉冲才 能处理一个数据 并行工作才每个CP脉冲可以输出一个完整的数据，即每个CP脉冲 可以处理一个数据
20
T型接线器
• • • •
D0 HW0
/ 8 1
D0 HW0 8à1 D0 D0 话 音 存 储 器 D7
• 1 • a • b • A à B • • • • TS8 SM 1# A (CM) TS1 1 B CPU 8# a (SM) ”1” A(TS1) A B B(TS8)
12
T型接线器
• BàA • • • B TS1 b CPU ”8” b TS8 8# 8# 1#
特点： 1个时隙为125us 每个时隙采样一次 每次样值用8位表示
数字交换的基本思想 交换的是核心是8位组-与存 储单元长度相似 如何控制时序？
4
数字交换原理
• – – • • • •
地址 内容
5
T型接线器
SM 0 1 2 3 b TS 8 c a 8 a c c TS 15
时序，即32路话音 某个话路的采样值
TS24 255 24
. . . (16) . . .
24
TA15 SMA15 HW120 S/P HW127 b 0 130 b b W ITS130 0 130 255 255 130 CMA 0 15 CMS0 2 255 0 CMS15 0 2 255
TB15 SMB15 a a TS255 R P/S
写入控制方式的T型接线器
…
TS 2 TS 1 TS 0
16
T型接线器
• • 2 TS1àTS8 • 1# • 8# “8” “1” • CPU “ ”
17
T型接线器
• T • 8 PCM • 8 、 T (CM) 16 PCM (SM) HW(Highway)
在当时电子器件的条件下，如何不增加电子器件的动作速度，提高 系统的容量？
a ITS2
ITS255 255
a W 255 CMB15
TS255
HW127
130
48
交换网络
• • A • B • – TS2+256/2=TS130 A(HW0TS3) b HW0TS3 HW127TS31 TS2 TS130 TS24 (8*30+0=24) TS255(8*31+7=255) a B(HW127TS31)
51
交换网络
HW0 a TS3 S/P HW7 a 写入控制 TA0 SMA0 0 2 a a W 2 CMA0 ITS2 输出控制 S 16*16 0 24 b ITS130 255 读出控制 TB0 SMB0 HW0 b b ITS24 R 130 CMB0 . . . (16) . . . P/S HW7
18
T型接线器
SM HW0 TS3 HW1 TS3 HW7 TS3 TS0 TS0 255 CM 0 TS0 0 . . . HW0 HW1
HW7
利用串并变换，可在不增加 原来电子器件工作速度的情 况下，将容量提升8倍、16倍 采用了复用器和分路器
A0-A7
. . . 255
8端输入的T型接线器
19
a TS 8 b TS 1
b
…
TS 2 TS 1 TS 0 31
时序，即32路话音
W 定 时 8 脉 冲 A4～A0 15 31 0 1 R 8 1 2 CM
6
理解这种设计的巧妙性！
话音存储器的地址
读出控制方式的T型接线器
T型接线器
• T • • • (Time Switch) (Speech Memory, SM) (Control Memory, CM) T
49
交换网络
• A CMS15 “ • • CMA0 a S CMA0 255# A TS2 a TS24 SMA0 24# TA0 24# “ ” TB15 ” 2# 0# 2# 24# 15# 0# CMS15 2#
50
交换网络
• • • 2-3 16 T HW0TS3 HW0TS3 à HW127TS31 T-S-T 16*16 HW127TS31 S 16 T
HW120
a ITS2
ITS255 255
HW127
255
2 CMB15
52
交换网络
• • A • CPU TS130 – # – – 130# CMS0 130# 15#
53
A(HW0TS3) b HW0TS3 HW127TS31 “ 24# CMS15 2# CMA15 255# ” 2#
44
交换网络
• •
45
交换网络
• T-S-T – — • • – – T-S-T
46
交换网络
• 2-2 16 T HW0TS3 • • S T-S-T 16*16 HW127TS31 S 16 T
HW0TS3 à HW127TS31
•
CPU
•
47
交换网络
HW0 a TS3 S/P HW7 a 读出控制 TA0 SMA0 0 24 a a R 24 CMA0 ITS2 输出控制 S 16*16 0 24 b ITS130 255 写入控制 TB0 SMB0 HW0 b b ITS24 W 24 CMB0 . . . (16) . . . P/S HW7
8条高速线 路上的数据 同时进入移 动器
HW7
D7
D7
HW7
D0
D0 HW0 8à1 D7
D7
D7 HW7
CP
要求每个脉冲均可以将数据存入锁 CP CP ∧ TD 存器，但要求每87 个数据后存一次
21
• HW0 TS0-TS0 • HW1 TS0-TS1 • HW2 TS0-TS2 • … • HW7 TS0-TS7 • • • • HW 8 HW 32 3 A2A1A0 8 HW
时序
A0 . . A1 写 入 控 制 读 出 控 制 . . +
+ RAM 256*1
RAM 256*1
RAM 256*1
A7
. .
+
R/W + DI0 DI1 输入数据 由串/并变换电路来 DI7
读出地址
B7 B1 B0 来自控制存储器
28
T型接线器
• DI0-DI7 • • DO1-DO7 • A0-A7 • 8 • • A0-A7 488ns 125us
TS24 255 2
. . . (16) . . .
130
TA15 SMA15 HW120 S/P HW127 b 0 24 b b R 255 CMA ITS130 0 130 255 0 255 CMS0 2 255 0 CMS15 2 0 24 255
TB15 SMB15 P/S
HW120 a
S/P
TS24
15#
CMB15
P/S
HW127TS3
54
交换网络
• CMS15 a • CMB15 TS255 • P/S 2# SMB15 SMB15 255# SMB15 255# HW127 a TS31 a B 0 0# 15#