目录摘要 (1)第1章概述 (2)第2章电路设计方案 (3)2.1 总体电路设计方案 (3)2.2 单元功能模块设计 (4)2.2.1 秒信号发生器 (4)2.2.260分频器电路设计 (5)2.2.3 减法计数器 (6)2.2.4 译码显示电路 (9)2.2.5 执行电路 (11)第3章整机电路原理 (13)第4章仿真 (14)总结 (16)致谢 (17)参考文献 (18)附录1电路原理图 (19)附录２仿真图 (20)摘要本设计主要由减法计数器、译码显示器、秒信号发生器、分频器、执行路等构成，能实现倒计时、定时和控制执行电路工作的功能。
倒计时计数末了时，继电器动作，控制用电器动作。
其中时钟信号是由多谐振荡器产生的1Hz秒脉冲信号，而且秒脉冲信号可以通过分频器产生出1/60Hz的分脉冲信号，然后通过开关选择秒脉冲或分脉冲信号通过开关选择输入电路，对倒计时计数器进行触发，计数器由置数开关输入的预置数开始进行计数，其中数字由译码数码管显示，直到倒计时末了，产生信号使继电器工作，从而通过控制开关控制受控电器的开或关。
所以，此设计相当于构造了一个电器的控制开关，能够灵活定时电器的工作时间，从而使电器的开关更加方便。
关键词计数器；译码器；显示器；分频器第1章概述倒计时计数器的用途很广泛。
它可以用作定时，控制被定时电器的工作状态，实现定时开或者定时关，最长定时时间为99分钟。
他还可以用做倒记时记数，最长记时时间为99秒，而且有二位数码管显示记数状态，可以灵活的对受控电器进行定时开关。
倒计时计时器的核心器件是可预制数减计数器IC3、IC4，其初始数由拨码开关S1、S2设定，其输出状态由BCD码七段译码器IC1、IC2译码后驱动LED数码管显示。
门电路D1、D2产生秒信号脉冲，以及经IC5等60分频后得到的分信号脉冲。
由开关S4选择后作为时钟脉冲送入减计数器的CP端。
当按下启动按钮S3后，S1、S2设定的预置数进入减计数器，数码管显示出该预置数，然后计数器就在时钟脉冲CP的作用下减计数，数码管做同步显示。
当倒计时结束，减计数器显示为00时，输出高电平使VT1、VT2导通，继电器K1吸合，其常开接点K1-1闭合，接通被控电器，被控电器开始工作；其常闭接点K1-2断开，切断被控电器，使此工作结束工作。
同时，自带音源讯响器发出提示音。
在这个数字化的时代，倒计时定时器随处可见，在人们的生活和工作中，倒计时定时器的应用也越来越广泛。
在医学设备、在交通方面、比赛场合等，特别是在一些数字化、智能化设备上倒计时定时器得到了很好的应用。
我相信，倒计时定时器的发展前景会越来越好。
第2章电路设计方案2.1 总体电路设计方案用两个可预置数的减计数器组成两位十进制减计数器，通过两个译码器译码和两个LED数码管显示器显示，CMOS电路组成秒信号发生器，另外有控制电路，控制器随着计数器计数的状态发生改变，计时期间，用电器开关断开，当计时完毕时，用电器开关闭合，整机电路方框图如图2-1所示。
图2-1系统结构框图根据系统总框图，本设计以集成电路芯片为核心。
秒信号是由555时基电路组成的多谐振荡器构成的；60分频器可由CC4002芯片、两个与门构成；倒计时的秒分选择可利用一个单刀双掷开关来实现；两位减法计数器利用两个CC14522芯片组成；预置数采用两个开关组来实现；而译码显示电路也可通过两个CC14543七段译码器和两个共阴极数码管构成；执行电路可由二极管、三极管、电阻和继电器组成，执行电路工作时由一个讯响器来发出提示音。
电路工作时，可以先预置倒计时时间并且用数码管显示出来，然后由秒信号发生器产生秒信号，秒信号通过60分频器产生分信号，单刀双掷开关进行分秒信号选择，然后分或秒信号输入减法数器，减法数器开始动作进行倒计时，当计时结束时减法计数器输出高电平使执行电路工作，同时讯响器发出提示音2.2 单元功能模块设计2.2.1 秒信号发生器秒信号发生器可以由门电路、555时基电路等构成，在此设计中，我选用了555时基电路构成的多谐振荡器作电路的秒信号发生器。
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。
“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
CMOS组成的多谐振荡器在此设计中用于产生秒信号，其原理图如图2-2所示。
图2-2 多谐振荡器电路的工作原理是：接通电源后，555的3脚(OUT)输出高电平，其值接近于电源电压，7脚(DIS)内的晶体管截止，电源+V CC通过电阻R23、R P1和R24给电容C1充电，电容上的电压逐渐上升，当到达比较上限2/3V CC时，使555的3脚输出变为低电平，其值接近于电源负极，7脚内的晶体管变为饱和，电容C1放电，其电压开始逐渐下降。
当2脚（TR）、6脚(TH)的电压下降到比较下限1/3V CC时，使555的3脚重新输出高电平，与此同时7脚内的晶体管截止，电容重新开始由电源+V CC经电阻R23、R P1和R24充电。
这样周而复始，在555的3脚上输出矩形振荡波形。
振荡周期T和频率f的计算公式如下：f =1/T=1/（R23+R P1+ R24）C1×ln2因此，只要取合适的值，就可以调节振荡频率。
2.2.260分频器电路设计在设计中需要分脉冲信号，而60分频器主要将输入的秒脉冲信号转换成分脉冲信号，也就是将秒脉冲信号的频率缩小60倍，从而得到频率为1/60的分脉冲信号，提供给电路使其正常工作。
分频器主要芯片是CC4024，其管脚排列如图2-3所示：图2-3 CC4024管脚图CC4024功能如表1所示：表1 CD4024功能表输入输出CP CR Q1-Q7↑0 保持↓0 计数× 1 清0CC4024功能如表1所示，当CR端输入高电平时，输出全部为1（即清0），而CP 端输入脉冲为上升沿时，CC4024输出保持不变，当CP端输入脉冲为下降沿时，CC4024正常工作，开始分频。
由于输入信号为1Hz频率，为了得到1/60Hz的分脉冲信号，且又能满足定时要求的脉冲，可采用CD4024二进制计数器/分频器进行分频。
CD4024是由7个T型触发器组成的串行二进制计数器/分频器。
复位端高电平有效，2个输入端，一个是时钟CP，一个是复位清零端，有7个分频输出端Q1-Q7，最大分频为27=128。
本设计需要一个60分频电路。
由CC4024构成的60分频电路如图2-4所示：图2-4 分频器产生分信号原理图60分频器由IC5、D3等电路组成，从上图的计数状态表现，当第60个秒脉冲信号到达，计数状态为“0111100”时，与门D3输出一高电平使IC5清零。
计数状态回复为“000000”，并开始新的一轮计数，D3输出信号为输入信号的1/60，实现了分频。
如表2所示：表2 CC4024分频原理输入脉冲Q7 Q6 Q5 Q4 Q3 Q2 Q10 0 0 0 0 0 0 01 0 0 0 0 0 0 1························59 0 1 1 1 0 1 160 0 1 1 1 1 0 02.2.3 减法计数器倒计时定时器的核心是可预置数减法计数器，用于倒计时。
可预置数的二位十进制减计数器由二片CC14522二-十进制1/N计数器组成，其管脚图如图2-5所示：图2-5 CC14522管脚图CC14522计数器功能表如表3所示：表3 CC14522功能表CC14522功能如表3所示，当CR接高电平CP、EN、LD任意时，不管输入端输入何电平，输出端均输出低电平；当CR接低电平且LD接高电平时，CP、EN任意时，输出端电平和输入端电平相对应；当CR、EN、LD接低电平CP接高电平，或CR和LD接低电平EN接高电平CP任意，或CR和LD接低电平CP接高电平EN 输入时钟下降沿时，该芯片起保持功能；只有在CR、LD、EN均接低电平且CP输入时钟上升沿时，CC14522芯片才具有计数功能。
两位减法计数器原理电路如图2-6所示：图2-6 两位减法计数器（CC14522）原理图两位减法计数器工作方式：当按下启动按钮S3时，高电平加至IC3和IC4的PE端，使设定的预置数进入计数器中，然后计数器就在时钟脉冲下进行减计数。
当个位计数器IC4减到“0000”，再输入一个时钟脉冲，就跳变到其最高位“1001”，其中Q4端输入“1”脉冲（可理解为借位信号），使十位计数器IC4减1，当十位，个位都为零时，IC4的OC 端输出为1，使个位的EN端为1，计数停止。
个位计数器的OC 端为两位减法计数器的输出端。
该计数器的个位，十位分别是IC4，IC3电路采用正逻辑，即“1”为高电平(VDD)，“0”为低电平(VSS)。
CC14522型计数器的CP端和EN端均为输入脉冲端。
电路规定:当EN端接“0”电平时，输入脉冲应加至CP端，且用脉冲的上升沿触发；当CP 接“1”电平时，输入脉冲应加至EN端，此时用脉冲的下降沿触发。
选定从CP端输入脉冲，所以EN端固定接地为“0”电平，信号发生器或分频器输出的信号作为输入脉冲加到IC4的CP端。
每块14522的D1—D4端是预置数输入端，PE是预置允许端，高电平有效。
CC14522的Cr端是复位清零端.当Cr=1时，能使计数器强制清零，计数电路停止工作。
图中的Cr端固定接“0”电平，可使电路循环工作下去。
计数器的Oc端是全“0”信号输出端，仅当计数器状态为“0000”，且CF为“1”时，Oc 才输出“１”。
CF接高电平，直接与电源相连。
由于CF=1，并且计到"0000"状态，因此从Oc端输出高电平信号，这个高电平信号，一方面作为第二次置数信号(PE=1)，另一方面IC3、IC4的OC端通过一个与门相连作为两个减法计数器的输出端，还可以使EN端强制归零，计数器停止工作。
计数器完成预置后，从个位计数器开始做减法运算。
多谐振荡器的输出信号是一串脉冲，CP端每输入一个脉冲，IC4就自动(这是由集成电路内部控制的)减1，当IC4减到“0000”时，Q3端输出一个高电平传到IC3的CP端，使IC3自动减1，从而实现借位功能。
2.2.4 译码显示电路CC14543是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器。