第四章 ISE 6.x 设计工具简介和使用§4．1概述本章将详细介绍Xilinx 公司新的高性能设计开发工具ISE(Integrated Software Environment)，并以第六版本进行讲解和演示。

Xilinx 根据不同的用户，分别提供四种不同功能的设计开发工具：ISE WebPACK，ISE Foundation，ISE BaseX和ISE Alliance。

（1） ISE WebPACK版：该软件为全免费版，可通过Xilinx网站直接下载。

支持包括XC95*/XC95*XL/XC95*XV、CoolRunner XPLA3、CoolRunner-II全系列 CPLD；以及Spartan-II/Spartan-IIE全系列FPGA；Spartan-3系列器件中的XC3S50、XC3S200、XC3S400；Virtex-E部分FPGA(V50E-V300E)器件；Virtex-II部分FPGA(2V40-2V250)器件；Virtex-II Pro部分FPGA(2VP2)器件。

集成了XST(Xilinx Synthesis Technology)综合工具。

但不支持Core Generator(核生成)工具和PACE(引脚和区域约束编辑器)。

（2） ISE Foundation版：该软件为完全版。

提供了设计开发工具的所有功能.支持Xilinx的全系列逻辑器件产品。

并集成了XST(Xilinx Synthesis Technology)综合工具。

支持Core Generator(核生成)工具和PACE(引脚和区域约束编辑器)。

（3） ISE BaseX版：该软件为部分受限版。

即支持XC95*/XC95*XL/XC95*XV全系列CPLD； CoolRunner XPLA3全系列CPLD；CoolRunner-II全系列 CPLD；以及Spartan-II/Spartan-IIE全系列FPGA；Spartan-3系列器件中的XC3S50、XC3S200、XC3S400；Virtex/Virtex-E部分FPGA(V50/V50E—V600/V600E)器件；Virtex-II部分FPGA(2V40--2V250)器件；Virtex-II Pro部分FPGA(2VP2、2VP4、2VP7)器件。

其他功能与ISE Foundation相同。

（4） ISE Alliance版：支持Xilinx的全系列逻辑器件产品。

但不包含XST(Xilinx Synthesis Technology)综合工具。

此外，在Xilinx最新推出的集成软件环境(ISE)软件ISE 6.1i版和ChipScope Pro 6.1i 版中，可提供比最接近的竞争产品高30%的性能、高25%的逻辑利用率以及低50%的设计成本。

并可帮助工程师快速容易地实现时序收敛，从而降低总体设计成本以及整个设计流程所花费的时间。

新版本软件允许客户利用Xilinx的下一代增强千兆位 (MultiGigabit)串行I/O 收发器和对采用90nm(纳米)工艺技术的FPGA进行设计。

集成了 XPower热能分析软件，能够方便地进行功耗统计和分析。

ISE 6.1i软件还提供了可加强现有可编程设计流程并可适应客户特有设计方法的设计选项。

一种名为高级引脚输出与区域约束编辑器(PACE)的管理工具来简化器件IO规范，包括交互式电压支持和差分对识别指南。

ISE Floorplanner(ISE布局规划器)工具中所提供的增量设计、模块化设计、宏生成器和区块规划功能可使设计时间比传统设计方法缩短多达50%。

这些都可大大缩短重新编译时间并提供基于小组(team-based)的设计性能优势。

ChipScope Pro 6.1i实时验证软件与ISE项目浏览器的集成更为紧密，可更方便地选择和插入验证核心、定义信号监测点，同时为整体设计流程提供实时调试规划能力。

新的虚拟I/O(Virtual I/O)核心允许设计人员仿真DIP开关和按钮调节。

集成总线分析仪(IBA)核心在集成有嵌入式PowerPC 405处理器的Virtex-II Pro FPGA器件上则可同时支持IBM CoreConnect处理器局部总线(PLB)和片上外设总线(OPB)。

ISE5还提供了新的结构化设计向导(Architecture Wizard)工具--数字时钟管理(DCM)向导和Rocket IO千兆位比特收发器(MGT)向导。

它们允许用户通过ISE项目浏览器(Project Navigator)中的对话框以图形化的方式设置DCM和MGT功能。

ISE然后将可编辑的源代码直接写入HDL源文件，以便设置和控制这些高级功能。

设计向导还能指导用户进行HDL编码，减轻了学习配置复杂器件功能所需的所有编程属性的负担，从而加快了设计进程。

另外一种新功能是宏创建器(Macro Builder)。

设计师可以在ISE平面规划器中访问该功能，它允许用户将设计的任何一部分指定为一个内核，再利用此工具在时序和布局信息方面固化这个内核。

生成这个内核可以被其他的设计者共享。

从而减少重复工作。

在该版本软件中所提供的详细时序报告功能可方便确定高速路径，并提供了可编程设计中最全面的时序约束语言，而ISE时序分析器(Timing Analyzer)则提供了强大的假设分析(what-if)和过滤功能。

这些都进一步简化了高速设计分析。

丰富的在线帮助功能和每日一贴使用说明，更加方便了设计者的使用和操作。

第六版的ISE6.1 PC软件可在安装有Windows2000 SP2、Windows XP以上操作系统的环境中安全运行。

同时，在安装软件过程中，需要关闭“防火墙”等抗病毒软件。

§4．2 Xilinx 设计流程一个完整的CPLD/FPGA设计流程主要包括电路或模块的设计与输入、设计综合、功能仿真、设计实现、布局布线仿真、时序仿真和下载设计组成。

如图4-1所示。

图4-1 Xilinx 设计流程设计输入阶段：(1) 设计规划和预算： 设计者规划系统的架构以及器件的选型。

(2) 多种设计输入方式：硬件描述语言(HDL)或原理图。

也可利用结构化向到(Architecture Wizard))以及核生成器(Core Generator)可以辅助设计输入。

无论采用何种输入方法，都需要一个工具(综合工具)来生成EDIF网表文件以便对Xilinx的FPGA进行编程。

适用的综合工具有：XST(Xilinx Synthesis Technology)、Synplify、Leonardo Spectrum、FPGA Compiler II。

(3)对设计进行仿真使你的设计按照预想的功能工作。

Xilinx的FPGA实现阶段：一旦建立了网表文件，就可以来实现设计。

在实现的过程中将会产生许多输出文件。

流程报告、时序仿真网表、平面布局文件、FPGA编辑器文件等。

实现包含很多步骤：（1） 转换：将多个设计文件合并为一个网表。

（2） 映射：将网表中的逻辑符号(门)整合到物理元件(CLB和IOB)中。

（3） 布局布线：将元件放到器件中，并将它们连接起来，同时提取出时序数据并生成各种报告。

调试及仿真：在ISE6.1开发环境中，提供了第三方的仿真工具Modelsim接口。

但需要安装ModelSim 或ModelSim XE(ModelSim Xilinx版)。

并指定文件执行的路径。

利用Edit → Preferences → Integrated Tools来设置调试及仿真工具的路径。

在本示例中modelsim.exe执行文件在Modeltech_5.6e\win32中，如图4-2所示。

图4-2 设置文件执行的路径如果设计者安装了XE(Xilinx)版的Modelsim工具可不用编译Xilinx库。

但若安装的是其他版本的Modelsim工具，一定要编译Xilinx库，否则将不能进行仿真。

设计完成及下载：一旦设计实现并完成后，必须建立一个CPLD/FPGA可以识别的文件。

该文件称为位流文件即BIT文件(FPGA)，JTAG文件(CPLD)。

这个BIT文件可以被直接下载到FPGA中，或者可以被转换为存储编程信息的PROM文件。

§4．3 ISE 6.1软件的使用在该节中，主要是向ISE的初学者描述和演示，在XILINX的ISE集成软件环境中，如何用VHDL和原理图的方式进行设计输入；如何用ModelSim仿真工具对设计进行功能仿真和时序仿真；如何实现设计。

通过这些设计流程，应该可以对ISE设计工具的使用有一个初步的认识。

在这里采用Virtex-II器件作为设计的目标器件。

§4．3．1设计开始（1） 软件要求：为了完成本教程，你必须在你的PC机上安装以下软件：ISE 6.1设计工具和ModelSim 5.6e或ModelSim5.7仿真工具。

软件安装完后，环境变量需作如下修改：在Windows NT/2000中，通过选择 开始 → 设置 → 控制面板 → 系统 → 高级 →环境变量等选项来设置相应的环境变量。

ISE_PATH C;\XILINX\bin\ntLM_LICENSE_FILE C:\Modeltech_5.6e\license.datMODEL_TECH C:\Modeltech_5.6e\win32MODELSIM C:\Modeltech_5.6e\modelsim.iniPATH C:\XILINX\bin\nt; C:\Modeltech_5.6e\win32;（2） 运行ISE软件：设计者需要完成的设计都在ISE设计工具的工程管理之下。

也就是说，工程管理器（Project Navigator）贯穿ISE操作的始终。

它管理并连接ISE所集成的所有设计工具。

当软件包安装成功后，在计算机的桌面中，将出现工程管理器（Project Navigator）图标。

双击它或选择开始→程序→ Xilnx ISE 6.x → Project Navigator来启动ISE软件。

（3） 使用在线帮助：你可以在ISE运行过程中，随时获得在线帮助。

当你按下F1键时，帮助系统就会显示出正在运行过程的在线帮助。

比如说，当你在运行ECS(原理图输入)时按下F1键，那么关于如何使用ECS的在线帮助就会显示出来。

§4．3．2 设计输入(VHDL)本节中，你将会利用VHDL语言模板来设计一个8位计数器模块。

首先，创建一个新的项目和生成一个计数器模块；然后，参照计数器VHDL语言模板来完成一个8位计数器的VHDL设计。

㈠创建一个新的项目：按照以下步骤创建一个新项目。

■选择【File】→【New Project】。