5.2 电路的主要性能
2．功耗 所有的电路都需要有直流电源供电，从电源中获得的能量 在电路中将以热的形式耗散掉。由于硅材料的性质决定了 晶体管的性能会随温度有明显的变化，因而通常电路的 PN结温度不能超过200℃、(一般商用电路，其最高工作 温度规定为65℃或75℃)，这样就对电路的总功耗有一限 制。 电路的功耗有两种成分，一种是静态功耗，另一种是动 态功耗。静态功耗取决于电路处于稳定的逻辑状态时的电 流，动态功耗则取决于在逻辑状态发生变化的过程中额外 的那部分交流电流。 由于电路中器件数目增加时。电路的功耗会随着加大路 中每一器件的功耗必须设法设计得越小越好。
但实际上，在数字电路中的波形都存在一个正升过程和下 降过程，而且对于所有的电路，当输人电压发生变化时， 输出电压总是需要一段时间后才会响应。图5-2表示了反 相器的逻辑符号、输入电压和输出电压的波形。从图中可 以看出，当输入电压从高电平变化到低电平时，输出电平 要经过一个上升时间才能达到稳定的高电平；同样，当输 入从低电平变化到高电平时，输出电乎要经过一个下降时 间才能达到稳定的低电平。我们把电平从稳定状态高电平 的10％转变到高电平90％时所需的时间定义为上升时间 tLH；反之把电平从高电平的90％转变到高电平的10％时 所需的时间定义为下降时间tHL。
C
5.4饱和型与非饱和型双极型数字集成电路
双极型的数字集成电路可以分成两类：饱和型与 非饱和型。典型的饱和型双极集成电路为晶体管 一晶体管逻辑(TTL)，非饱和型的是发射极耦合逻 辑(ECL)。它们的区别在于电路工作时双极型晶体 管是否饱和。 当晶体管饱和时(处在图5-6的Q点时)，基极发 射极电压VBE变得比收集极—发射极电压VCE还 大。对于NPN结构晶体管来说，两个PN结都成为 正向偏置，且基极端变为最正端。由于发射结和 收集结都向基区注入电子，正常的晶体管效应消 失，收集极电流被限制在对应的Q点，而不再受 基极电流或电压的控制。
5.1 数字信号的特征
在数字电路中常有一时钟信号来控制各个门电路 的工作。一般希望电路的上作频率越高越好，但 是当工作频率增大到一定时，必须考虑各个门电 路是否有足够的时间完成响应。如果来不及响应， 就会导致信息传播过程中发生错误。 如图5-4所示，当时钟频率较低时，电路能安全可 靠地运行。当时钟频率接近于最大工作频率时， 信号仍能正常地作出响应，即信号仍能达到规定 的高电平和低电平。但当时钟频率超过最大工作 频率时，响应信号就发生畸变，即响应信号在未 达到规定的高电平时就开始下降，而下降时也不 能达到规定的低电平。
5.1 数字包括很多方面，但最重要的是速度、功耗和所 占硅片的面积。 1．速度 速度是指电路能够可靠工作时的最大频率。一个反相器的 最大工作频率可近似表达 1
f max 0.8 tHL tLH
电路的速度越高，则电路在每秒内可以处理的数据量就越 大。 一个数字电路中会有成千上万个电路单元，面每个电路 单元由于其功能和设计的不同，它们的响应时间会有差异， 因此最高时钟频率取决于响应最慢的电路单元或者最慢的 通路(path)。 在电路设计中，最重要的任务之一是找出哪一个单元或 者哪一条通路的响应时间最长，并且设法缩短它的响应时 间以提高整个电路的工作速度。
5.1 数字信号的特征
在讨论各种基本的门电路之前，先介绍一下数字 集成电路中数字信号的特性。 数字电路所耍处理的信息是逻辑变量，它有0和 1两种状态。当输人或输出电平为低即为VL时， 对应于0逻辑状态，当电平为高即为VH时，则对 应于1逻辑状态。理想的数字信号波形示于图5.1
5.1 数字信号的特征
5.3 双极晶体管的开关特性
共发射极双极型晶体管可作为开关，它的电路如图5-5(a)， 其近似的大信号模型如图5-5(b)，传输特性(即输入与输山 的关系)见图5-5(c)。
5.3 双极晶体管的开关特性
当输入电压VIN小于300 mV时，晶体管处于关断状态，收 集极电流可以忽略，RL上没有电压降，因而输出电压 VOUT=VCC。而当输入电压VIN升到0.6 V时，收集极电 流快速上升，这时晶体管处于导通状态，输出电压迅速下 降。在这一电压范围内，基极电流 (为 I )也同样快速增 大。为了防止基极电流过大，最大的直流电压必须限制在 0.7V左右。 可以用图5-6来分析晶体管的开关特性，图中把负载线(其 斜率为1/RL)同时画在晶体管的 IC VCE 曲线上，它比图55(b)的简单模型有受精确的传输特性，而且可以看出晶体 管只有饱和特性。即当VIN增加时，工作点从P点移到Q点， Q点的VCE值就固定在收集极饱和电压Vsat上，如再增加 VIN，Vsat也不再变化。Vsat的典型值约为200 mV。
5.1 数字信号的特征
另外一个重要参数称为传播延迟tp它被定义为当输入电平 和输出电平各达到总电平的50％时两者之间的时间差。对 于输出电平的上升阶段，传播延迟tp记为tp,LH，对于输出 电平的下降阶段tp记为tp,HL通常上升边的参数与下降边的 不相等。 另一个影响电路响应时间的重要因素是电路的负载情况。 通常一个门电路的输出连接下一级门电路的输入，如图53所示。我们把连接有多少个下一级的输入端数目称为期 出数F(fan-out)。当F增加时，门电路的负载就加重，因而 造成响应时间加长。
5.2 电路的主要性能
3．芯片面积 电路的物理版图尺寸将决定芯片面积的大小。 芯片尺寸不仅影响成本，还会受到管壳容积的限 制、出此尽可能采用最小的工艺尺寸来减小芯片 而积。但是我们从下面的讨论中可以看到，电路 单元的物理尺寸还取决于电路设计方法。 一般来讲，要同时做到速度快、功耗低和面积 小是很困难的，通常要做一些折衷，例如为了达 到更快的速度，电路的功耗就只能大一些。