EDA 技术基础》复习资料EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录EDA复习资料 (I)一、填空题 (1)二、单选题 (4)三、简答题 (13)四、应用题 (14)五、V HDL程序填空： (16)一、填空题1. 现代电子技术经历了CAD 、CAE 和EDA三个主要的发展阶段。

2. EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。

3. EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。

4. 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。

仿真是一种对所设计电路进行间接检测的方法，包括_功能仿真和_时序仿真。

5. 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。

先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。

6. 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行。

7. 可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。

8. ___________________________________________________________________________________ PLD (FPGA、CLPD )种类繁多，特点各异。

共同之处包括的三大部分是逻辑块阵列、输入___________________ / 输出块和互连资源。

9. FPGA两类配置下载方式是主动配置方式和被动配置方式。

10. Quartus II是EDA器件制造商A ltera公司自己开发的EDA工具软件。

11. Quartus II工具软件安装成功后、第一次运行前，还必授权。

12. Quartus II支持原理图、文本和波形等不同的编辑方式。

13. 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录(文件夹) 。

14. 在Quartus II集成环境下执行原理图输入设计法，应选择模块/原理图文件(BlockDiagram/Schematic File ). 方法，设计文件的扩展名是_ .bdf ________ 。

15. _________________________________________________ 无论何种设计环境，VHDL设计文件都—.vhd ___________________________________________________ 的扩展名保存，而Verilog HDL设计文件应以.v _________ 的扩展名保存。

16. 设计文件输入结束后一定要通过编译(Compiler )，检查设计文件是否正确。

17. 在Quartus II集成环境下可以执行Create Default Symbol 命令，为设计文件创建一个元件符号。

这个元件符号的扩展名为.bsf ，它可以被其他图形设计文件调用，以实现多层次的系统电路设计。

18. 指定设计电路的输入/输出端口与目标芯片引脚的连接关系的过程称为引脚锁定。

19. Quartus II中波形文件的扩展名是__ .vwf _________ 。

20. 在完成设计电路的输入/输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为_时序仿真或_后仿真_ 。

21. 以EDA方式实现的电路设计文件，最终可以编程下载到—FPGA_ _或_ CPLD _芯片中•完成硬件设计和验证。

22. 在对设计文件编程下载时，需要选择的ByteBlaster(MV)编程方式，此编程方式对应计算机的_并行口编程下载通道，“ MV是混合电压的意思。

23. 一般将一个完整的VHDL程序称为设计实体。

24. VHDL设计实体由库和程序包、实体、结构体、和配置等部分构成。

其中_ 一实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。

25. VHDL的设计实体由实体声明部分和结构体组成。

26. VHDL 的实体声明部分指定了设计单元的 输入/输出端口 或 弓I 脚，它是设计实体对外的一个通信界面，是外界可以看到的部分；VHDL 的结构体用来描述设计实体的逻辑结构和_ 逻辑功能，它由VHDL 语句构成，是外界看不到的部分。

27. VHDL 的普通标识符(或称 短标识符”)必须以 字母开头 ，后跟若干字母、数字或单个下BUFFER 。

30.在VHDL 程序中，单个字符要用 单引号 括起来，字符串要用双引号 括起来。

31. VHDL 的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。

32.常数是程序中 恒定不变 的值，一般在 程序前部声明，在VHDL 中用CONSTANT句定义。

33. VHDL 的变量(VARIABLE)是一个 局部量 ，只能在进程、函数和过程中声明和使用。

34. VHDL 的信号(SIGNAL)是一种数值容器，不仅可以容纳 当前值，也可以保持 历史值35. VHDL 的操作符包括 逻辑操作符 (Logic Operator ) 、 关系操作符(Relational Operator )、 算术操作符( ArithmeticOperator ) _和 _ 符号操作符( Sign Operator ) 。

36.在VHDL 中，预定义的 属性标识符 可用于检出时钟边沿、完成定时检查、获得未约束的 数据类型的范围等。

37. ______________________________________________________________ H DL 的基本描述语句包括 _ 顺序语句(Seauential Statements ) ______________________________________ 禾和 并行语句 (Concurrent Statements ) ________ 。

38.VHDL 的顺序语句只能出现在 进程(PROCESS )、 过程(PROCEDURE) 和函数 (FUNCTION) _中，是按程序书写的顺序自上而下、一条一条地执行。

39.VHDL 的PROCESS 语句是由 顺序语句 组成的，但其本身却是并行语句 。

40. VHDL 的并行信号赋值语句的赋值目标必须都是一信号_ 。

41 . VHDL 的子程序有 一过程(PROCEDURE ) _ 和 _函数(FUNCTION) __________ 两种类型。

42.元件例化是将预先设计好的设计实体或设计模块作为一个 元件，连接到当前设计实体或设计模块中一个指定的_端口_。

43.VHDL 的程序包是用 VHDL 语言编写的，其源程序也需要以.vhd文件类型保存。

44. 元件例化时端口映射方式分为 一位置_映射法、 一名称_映射法和 _混合_ 映射法3种。

45. 注释VHDL 设计实体：LIBRARY IEEEUSE IEEE.STD_LOGIC_1164.ALL ; -- 库、程序包 声明ENTITY H_ADDER IS划线构成，且不能以 28.在 VHDL下划线结束。

中最常用的库是 IEEE 标准库，最常用的程序包是29.在VHDL 的端口声明语句中，端口方向关键字包括 _JN(STD LOGIC 1164 )OUT 、 INOUT 和PORT(A，B : IN STD_LOGIC ;SO，CO : OUT STD_LOGIC); -- 实体声明END ENTITY H_ADDER ;ARCHITECTURE ART2 OF H_ADDER IS -- 结构体声明BEGINSO<=(A OR B) AND (A NAND B) ;CO<=NOT (A NAND B);END ARCHITECTURE ART246. 在Quartus II 环境下，要通过执行File 菜单下的Create / Update / Create Symbol Files for Current File 命令产生元件符号。

47. 按结构特点和编程工艺的不同，大规模、高密度PLD器件可分为CPLD和FPGA两大类。

48. 采用SRAM结构的可编程器件，在系统断电后编程信息不保存（消失）。

49. 在世界上为数众多的EDA生产厂商中最大的三家是ALTERA 、XILINX ______________ 和Lattice 。

二、单选题1.关于EDA 技术的设计流程，下列顺序正确的是 （A ）A 原理图/HDL 文本输入T 功能仿真T 综合T 适配T 编程下载T 硬件测试B 原理图/HDL 文本输入T 适配T 综合T 功能仿真T 编程下载T 硬件测试;C 原理图/HDL 文本输入T 功能仿真T 综合T 编程下载T 适配硬件测试；D 原理图/HDL 文本输入T 功能仿真T 适配T 编程下载T 综合T 硬件测试2 .对利用原理图输入设计方法进行数字电路系统设计，下面说法是不正确的（C ）A 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计;B 原理图输入设计方法一般是一种自底向上的设计方法；C 原理图输入设计方法无法对电路进行功能描述；D 原理图输入设计方法也可进行层次化设计。

3. 下列对CPLD 结构与工作原理的描述中，正确的是（ C ）A CPLD 是基于 :查找表结构的可编程逻辑器件；B CPLD 即是现场可编程逻辑器件的英文简称；C 早期的CPLD 是从GAL 的结构扩展而来； D 在Altera 公司生产的器件中， MAX7000系列属CPLD 结构;4. Quartus II 的设计文件不能直接保存在（ B ）。

A 系统默认路径B 硬盘根目录C 项目文件夹D 用户自定义工程目录5. 执行Quartus II 的（A ）命令，可以为设计电路建立一个元件符号。

A Create / Update / Create Symbol Files for Current FileB SimulatorC CompilerD Timi ng An alyzer6.在下列器件中，不属于 PLD 的器件是（C ）。

A PROMB PALC SRAMD PLA7. 在PLD 中陈列图如下所示，其逻辑表达式为（ B ）8. 使用Quartus II 工具软件建立仿真文件，应采用（D ）方式.A.图形编辑B.文本编辑C.符号编辑D.波形编辑9.建立设计项目的菜单是（C ）.A. File ” New ”B. Project ” New Project Wizard ”C. File ” New Project Wizard ”10 .在MAX+ plus n 工具软件中，包括门电路、触发器、电源、输入、输出等元件的元件库是（C）文件夹.A. \maxplus2\max2lib\mf B . \quartus\library\mega 」pmC . \quartus\library\primitivesD . \myeda\mygdf11.在Quartus II 工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时 网表提取和编程文件汇编等打操作，并检查设计文件是否正确的过程称为（B ）A.编辑B.编译C.综合D.编程12 .在Quartus II 集成环境下为图形文件产生一个元件符号的主要用途是（D ）.A. F=A+B+CB. F=A+CC. F=A CD. F=A BCDA.仿真B.编译C.综合D.被高层次电路设计调用22 . VHDL 的设计实体可以被高层次的系统（ D ），成为系统的一部分. A .输入B.输出C.仿真D .调用23 . VHDL 常用的库是（ A ）标准库. A. IEEE B . STD C . WORK D. PACKAGE29 .在下列标识符中，（ C ）是VHDL 合法标识符. A. 4h_adde B . h_adde4_ C. h_adder_4 D. _h_adde 30 .在下列标识符中，（A ）是VHDL 错误的标识符.）不能将信息带出对它定义的当前设计单元. C.数据 D .变量）的数据传输是立即发生的，不存在任何延时的行为.C.数据 D .变量）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间. 24 . 在 VHDL 的端口声明语句中，用（ A）声明端口为输入方向.A , .INB . OUTC . INOUTD . BUFFER25 . 在 VHDL 的端口声明语句中，用（B ）声明端口为输出方向. A ,.IN B . OUT C . INOUT D . BUFFER 26 . 在 VHDL 的端口声明语句中，用（ C ）声明端口为双向方向.A , .INB . OUTC . INOUTD . BUFFER27. 在 VHDL 的端口声明语句中，用（ D）声明端口为具有读功能的输出方向A , .INB . OUTC . INOUTD . BUFFER28. 在 VHDL 标识符命名规则中，以（ A）开头的标识符是正确的. A .字母 B.数字 C.汉字 D .下划线 31 .在 VHDL中, ( DA . 信号B . 常量 32 .在 VHDL中, (DA . 信号B . 常量 33 .在 VHDL 中, ( A A . 信号B . 常量 13 .仿真是对电路设计的一种(A.直接的B.间接的14.执行 Quartus II 的(B )A . Create Default Symbol C . Compiler15 . Quartus II A. . vwf 命令, B ）检测方法.C.同步的D.异步的可以对设计电路进行功能仿真或者时序仿真..Start Simulation 16. Quartus II A. . scf17. Quartus II A.咼级语言D 的波形文件类型是B. . gdfC. . vhd 的图形设计文件类型是（ B. . bdf C. . vhd 是（C ）B.硬件描述语言.Timi ng An alyzerA ).D .)•D.C. EDA 工具软件18.使用Quartus II 工具软件实现原理图设计输入，应采用（AA.模块/原理图文件B.文本编辑C.符号编辑19. 使用Quartus II 的图形编辑方式输入的电路原理图文件必须通过（ A.编辑 A . 21 . (CB.编译C.综合 Quartus II 的波形文件当中设置仿真时间的命令是（ 丨Edit/End Time B 。