对于TMS320C64x EMIF，如果当退出复位状态时有一个HOLD正处于挂起状态， 则任何EMIF输出信号不会被驱动为有效，所有输出信号都处于高阻态，立即声明 HOLDA 信号。
9.1.6 访问EMIF寄存器时的边界条件
如下的动作将会产生不正确的读/写操作： 当对有效的CE空间进行一次外部访问时，写CE0、CE1、CE2、CE3空间控制寄
与SDRAM和 与SDRAM和 异步接口复用 异步接口复5/ C6414
16和8位 ECLKOUT1或 ECLKOUT2③ 与SDRAM和 异步接口复用
的控制信号
突发模式
不支持，通过 发出连续的命 令执行突发
不支持，通过发 支持使用4字突
况，避免访问时发生行的越界，为了完成这一任务，EMIF保存当前打开的页地址， 然后与以后存取的地址进行比较。
9.1 概述
v 3. SDRAM刷新模式 图9-1所示为SDRAM刷新的时序。
9.1 概述
v 4. SDRAM的去激活（DCAB和DEAC） 图9-2所示为SDRAM有效页关闭的时序图。
9.1 概述
ECLKOUT 与SDRAM和异 步接口复用的控
制信号
TMS64x EMIF EMIFA
TMS6416/ C6415/ C6414/ C6412/DM642
TMS6411/DM6 40/ DM 641
64、32、16和 8位
32、16和8位
ECLKOUT1或 ECLKOUT1或 ECLKOUT2③ ECLKOUT2③
9.1.5 HOLD接口
v 1. 具有保持接口的TMS320C62x/C67x EMIF复位考虑 对于TMS320C62x/C67x EMIF，当退出复位状态时，如果一个保持请求正处于挂
起状态，则在默认状态下EMIF输出驱动为短时间段，即低电平有效的输出选通信号 为高电平，并且地址输出被驱动为低电平。 v 2. 具有保持接口的TMS320C64x EMIF复位考虑
TMS670x DSP 1/2CPU时钟
9.1.2 SBSRAM接口
4个SBSRAM控制引脚在EMIF时钟的上升沿被SBSRAM锁存以确定当前的操作。表 列出了这些引脚。此引脚仅在SBSRAM的片选信号为低电平时有效。
9.1.2 SBSRAM接口
表列出了TMS320C6000 DSP的各SBSRAM接口的区别。
器件
操作速度
器件
操作速度
仅TMS6201 DSP CPU时钟或1/2CPU时钟
TMS621x DSP ECLKOUT
TMS620x DSP 1/2CPU时钟
TMS671x DSP ECLKOUT
仅TMS6701 DSP CPU时钟或1/2CPU时钟
TMS64x DSP ECLKOUT1或ECLKOUT2
存器； 当进行任一次外部操作时，改变CE空间控制寄存器（CECTL）中的存储器类
型，如当SDRAM初始化有效时，改变SDRAM类型； 当 HOLD 信号有效时，改变配置中的NOHOLD状态； 当挂起多个EMIF请求时，改变EMIF全局控制寄存器（GBLCTL）的RBTR8位； 当 HOLD 或 HOLDA 输出有效时，初始化一个SDRAM INIT： ① EMIF全局控制寄存器可以在设置INIT位前读取，以确定 HOLD 功能是否有
出连续的命令执 发执行SBSRAM
行突发
突发模式
可编程等待
否
否
否
①这列用于所有TMS620x/C670x器件，TMS6201/C6701 DSP除外。 ②TMS6712/C DSP只与8位和16位SDRAM接口。 ③使用的ECLKOUTn由CESEC寄存器的SNCCLK位所设置。
支持使用4字 突发执行
SBSRAM突发 模式 读、写
支持使用4字 突发执行
SBSRAM突发 模式 读、写
支持使用4字 突发执行
SBSRAM突发 模式 读、写
9.1.3 异步接口
v 1. 可编程的异步参数 v 2. 异步读操作 v 3. 异步写操作 v 4. 准备输入
9.1.4 复位EMIF
在有效的 RESET 期间，时钟输出属性如下： SDCLK和SSCLK：为高电平或低电平； CLKOUT1：如果PLL配置引脚的值没有变化，则继续提供时钟； CLKOUT2： ① 对于TMS320C620x/C670x EMIF，CLKOUT2被驱动为高电平或电平； ② 对于TMS320C621x/C671x EMIF，CLKOUT2继续提供时钟。 其他CLKOUTn：对于TMS320C64x EMIF，所有CLKOUTn继续提供时钟； ECLKOUT：对于TMS320C621x/C671x EMIF，只要ECLKIN或SYSCLK3存在，则 ECLKOUT继续提供时钟：ECLKIN或SYSCLK3在复位期间应该具有时钟，以便驱动EMIF 信号得到正确的复位值； ECLKOUTn：对于TMS320C64x EMIF，全局控制寄存器（GBLCTL）的EK1HZ与 EK2HZ位确定复位时ECLKOUT1与ECLKOUT2的状态。
第9章 外部存储器接 口
9.1 概述
v 1. SDRAM的初始化 整个过程步骤如下： （1）向所有的配置为SDRAM的CE空间发送一条DCAB命令； （2）发送8条刷新命令； （3）向所有的设置为SDRAM的CE空间发送一条MRS。
v 2. 页面边界检测 SDRAM属于分页存储器，EMIF 的SDRAM控制器会检测访问SDRAM时的行地址情
特征
接口宽度 SDRAM时钟 SBSRAM控制
信号
TMS62x/C67x EMIF
TMS6201/C670 其他TMS620x TMS621x/C671x
1
/C670x①
②
32位
32位
32、16和8
SSCLK(1/2×或 1×CPU时钟) 专用的SDRAM
控制信号
CLKOUT2 与SDRAM接口 复用的控制信号
图9-3所示为执行DEAC命令的SDRAM有效页的关闭时序图。
9.1 概述
v 5. SDRAM的激活（ACTV） 如图9-4所示为一次SDRAM写之前的ACTV命令的例子。
9.1.2 SBSRAM接口
对于TMS320C6000的EMIF，SBSRAM接口既可以在CPU时钟频率下运行，也可以 在1/2的CPU时钟频率下运行，如表所示。运行速度是基于EMIF全局控制寄存器 （GBLCTL）的SSCRT位设置进行选择的。