第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。

A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。

A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。

A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。

A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。

A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。

A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。

A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。

A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。

2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。

3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。

4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。

三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。

答：存储区总的单元数为：63FFH－3000H＋1＝3400H，故总容量13KB。

计算方法：若直接用十六进制表示，则总容量＝（3*163+4*162）/1024；若将地址表示成二进制，则总容量＝213B＋212B＋210B；2．下图为SRAM6116芯片与8088系统总线的连接图。

（1）写出6116芯片的存储容量；（2）分析每片6116所占的内存地址范围。

答：（1）6116芯片的存储容量是2k*8bit（2）第一片6116的内存地址范围是F1000H~F17FFH第二片6116的内存地址范围是F1800H~F1FFFH3．利用6264芯片，在8088系统总线上实现20000H－23FFFH的内存区域，试画出连接电路图。

答：4．如图所示，IBM－PC/XT址线A19～A0，8根数据线D7～D0用这些信号扩展1片27256（32K×8 EPROM）和1片62256（32K×8 RAM）。

要求EPROM的起始地址为C8000H，RAM紧随其后，使用74LS138（3－8译码器），采用全地址译码方式。

（1）试在图中画出计算机的存储器连接图（门电路自选）。

（2）写出各片存储器的地址范围。

答：地址范围27512:C8000~CFFFFH, 62512:D0000H~D7FFFH5．设某系统中的数据总线宽度为8bit ，地址总线宽度为16bit 。

若采用4K ×4的RAM 芯片组成16KB 的存储系统。

问：（1）共需多少片4K ×4的RAM 芯片？这些芯片应分成多少组？每组多少片？答：共需8片RAM 芯片，分成4组，每组2片。

（2）该存储系统至少需要多少根地址总线？其中多少根低位地址线用于片内自A9 A8 A7 A6 A5 A4 A3 A2 A1 A0D6 D5 D4 D3 D2 D1 D0D7 MEMRMEMWA9 A8 A7 A6 A5 A4 A3 A2 A1 A0D6 D5 D4 D3 D2 D1 D0D7 MEMRMEMW选（译码）？答：至少需要14根地址总线，其中12根低位地址线用于片内自选。

（3）设该存储系统从0000H开始占用一段连续地址空间，试给出每组芯片占用的地址范围。

答：0000~0FFFH 1000~1FFFH 2000~2FFFH 3000~3FFFH第6章输入输出与中断技术一、单项选择题1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A ）上。

A. 地址总线B. 数据总线C. 存储器D. 寄存器2．在CPU与外设进行数据传送时，下列（C ）方式可提高系统的工作效率。

A. 无条件传送B. 查询传送C. 中断传送D. 前三项均可3．外部设备的端口包括（ABC ）。

A. 数据端口B. 状态端口C. 控制端口D. 写保护口4．CPU 在数据线上传输的信息可能是（ABC ）。

A. 数据B. 状态C. 命令D. 模拟量5．PC/XT机对I/O端口的寻址方式有（AF ）。

A. 端口直接寻址B. 寄存器寻址C. 基址寻址D. 变址寻址E. 寄存器相对寻址F. DX 间接寻址6．PC机在和I/O端口输入输出数据时，I/O数据须经（AE ）传送。

A. ALB. BLC. CLD. DLE. AXF. BXG. CXH. DX7．程序查询I/O的流程总是按（B ）的次序完成一个字符的传输。

A. 写数据端口，读/写控制端口B.读状态端口，读/写数据端口C. 写控制端口，读/写状态端口D. 随I/O接口的具体要求而定。

8．在CPU与外设之间设计接口电路的目的主要有（ABCD）。

A. 解决驱动能力问题B. 控制数据传输速度C. 完成数据形式转换D. 负责CPU与外设的联络9．8086CPU工作在总线请求方式时，会让出（D ）。

A. 地址总线B. 数据总线C. 地址和数据总线D. 地址、数据和控制总线10．CPU响应INTR引脚上来的中断请求的条件之一是（B ）。

A. IF =0B. IF =1C. TF =0D. TF =111．断点中断的中断类型码是（C ）。

A. 1B. 2C. 3D. 412．执行指令IRET后弹出堆栈的寄存器先后顺序为（B ）。

A. CS、IP、FlagsB. IP、CS、FlagsC. Flags、CS、IPD. Flags、IP、CS13．若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先权最高的中断源是（B ）。

A. IRQ3B. IRQ5C. IRQ0D. IRQ414．PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ6的中断类型码是（B ）。

A. 75HB. 76HC. 70HD. 1D8H15．PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ5的中断矢量存储的地址是（D ）。

A. 75HB. 280HC. 300HD. 1D4H16．当向8259A写入的操作命令字OCW2为01100100时，将结束（E ）的中断服务。

A. IRQ0B. IRQ1C. IRQ2D. IRQ3E. IRQ4F. IRQ5G. IRQ6H. IRQ717．3片8259A级联起来，可管理（C ）级中断。

A. 24B. 23C. 22D. 20E. 16F. 15二、多项选择题1．在PC机工作过程中，8259A所管理的中断源优先级将发生变化的工作方式有（C D ）。

A. 全嵌套工作方式B. 特殊全嵌套方式C. 优先级自动循环方式D. 优先级特殊循环方式2．写入8259A的ICW1为13H，则该8259A芯片的工作方式是（ADE ）。

A. 上升沿触发中断请求B. 仅高电平请求中断C. 多片主从方式D. 单片方式E. 初始化写入ICW4F. 初始化不写入ICW43．写入8259A的ICW4为09H，则该8259A芯片的工作方式是（ABD ）。

A. 全嵌套B. 采用8086CPUC. 多片主从方式D. 缓冲方式E. 自动结束中断F. 优先级自动循环4．写入PC/XT机8259A芯片的操作命令字OCW1是36H，则被屏蔽的中断源是（BCEF ）。

A. IR0B. IR1C. IR2D. IR3E. IR4F. IR5G. IR6H. IR75．8086CPU响应硬中断NMI和INTR时，相同的条件是（BD ）。

A. 允许中断B.当前指令执行结束C. CPU工作在最大模式下D. 不处于DMA操作期间6．7．8．三、判断题1．内部中断的优先权总是高于外部中断。

（×）2．两片8259A级连后可管理16级中断。

（×）3．8259A所管理的中断源中，优先级低的中断源不可能中断优先级高的中断服务子程序。

（×）4．若8259A的中断屏蔽字为00H，则8259A所管理的8级中断全被屏蔽。

（×）5．只要8259A所管理的中断源没有被屏蔽，则任何中断源的中断请求都能得到CPU的响应和服务。

（√）6．在8259A特殊完全嵌套方式中，同级的中断可实现嵌套。

（√）四、填空题1．对I/O端口的编址一般有外设与内存统一编址方式和外设与内存独立编址方式。

PC机采用的是独立编址方式。

2．在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有256 个。

采用DX间接寻址方式可寻址的I/O端口有64K 个。

3．数据的输入/输出指的是CPU与外设进行数据交换。

4．数据输入/输出的四种方式是无条件传送方式、条件传送方式、中断方式和DMA传送方式。

5．CPU在执行OUT DX，AL指令时，DX 寄存器的内容送到地址总线上，AL 寄存器的内容送到数据总线上。

6．当CPU执行IN AL，DX指令时，IOM/引脚为低电平，RD为低电平，W R为高电平。

7．中断矢量就是中断服务子程序的入口地址，在内存中占有 4 个存储单元，其中低地址存储单元存放的是IP内容，高地址存储单元存放的是CS内容。

8．中断返回指令是IRET ，该指令将堆栈中保存的断点弹出后依次装入IP 寄存器和CS 寄存器中，将堆栈中保存的标志装入Flags 中。

9．CPU响应8259A中断，在引脚INTA上输出2 个负脉冲，在第2 个负脉冲期间读入中断类型码。

10．8086CPU共可管理256 个中断，中断矢量表放在从00000 H地址单元到003FF H地址单元，总共有1K 个字节。

11．CPU响应中断后将Flags 寄存器入栈保存，然后自动将IF 标志和TF 标志复位。

若要实现中断嵌套，必须在中断服务子程序中执行一条开中断指令。

12．以下代码完成8086系统中断向量设置的功能，其设置的中断类型为0BH ，中断服务程序入口的物理地址为579B4H 。