有限状态机设计
实验报告
一．实验题目
有机状态机设计
二．实验目的
掌握有机状态机设计的基本方法。

三．实验远离
状态机是指用输入信号和电路状态（状态变量）的逻辑函数去描述时序逻辑电路功能的方法，也叫时序机。

有限状态机是指在设计电路中加入一定的限制条件，一般用来实现数字系统设计中的控制部分。

四．实验内容
实验内容一：
状态机是指用输入信号和电路状态（状态变量）的逻辑函数去描述时序逻辑电路功能的方法，也叫时序机。

有限状态机是指在设计电路中加入一定的限制条件，一般用来实现数字系统设计中的控制部分。

根据时序电路输出信号的特点可将时序电路划为Mealy 型和Moore 型两种。

Moore型电路中，输出信号仅仅取决于存储电路的状态。

Mealy型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量。

图1是某Mealy型电路的状态转换图，图中圆圈内的S0、S1等代表电路的状态，状态转换箭头旁斜杠“/”上边的数字代表输入信号，斜杠“/”下边的数字代表输出信号。

假设电路的当前状态为S0，当输入信号为0时，电路的下一个状态仍为S0，输出信号为0；当输入信号为1时，电路的下一个状态为S1，输出为1。

图1 Mealy状态机
下面的程序中使用两个进程来描述该状态机。

第一个进程负责状态转化，在CP上升沿到达时，当前状态（PresetState）向下一个状态（NextState）的转换；第二个进程负责检测输入信号（DIN）和当前状态（PresetState）的值，并由CASE-WHEN 语句决定输出信号（OP）和下一个状态值（NextState）的值。

请补充下图中虚线“…”部分省略掉的程序，然后对完整程序进行编译，并用Tools->Netlist Views->State Machine Viewer和RTL Viewer工具查看该状态机的状态转移图和RTL原理图。

…
实验内容二：
论文《基于VHDL的一个简单Mealy状态机》中（见附件：基于VHDL的一个简单Mealy状态机.pdf）设计了一个Mealy状态机用来检测数据流“1101010”，用以验证状态机在数据检测上的应用。

请在读懂文中程序的基础上，在Quartus Ⅱ软件中通过编译、仿真得
到状态图和波形图，对该状态机的功能进行验证。

五．实验数据
1.实验一编译图
2.实验一状态转移图
3.实验二编译图
4．实验二状态转移图
5．实验二波形验证图。