数字电子技术随堂练习答案1.与二进制数111010100.011相应的十六进制数是（）。

A．(1D4. 3)16 B．(1D4.6)16 C．(724.3)16 D．(EA0.6)16答题： A. B. C. D. （已提交）2.与二进制数1101010.01相应的八进制数是（）。

A．(152.2)8 B．(152.1)8 C．(6A.1)8 D．(650.2)8答题： A. B. C. D. （已提交）3.与二进制数1010001100.11对应的十进制数为（）。

A．(650.3)10 B．(640.75)10 C．(642.3)10 D．(652.75)10答题： A. B. C. D. （已提交）4.与十六进制数2AD.E对应的十进制数为（）。

A．(680.875) 10 B．(685.14) 10 C．(685.875) 10 D．(671.814) 10答题： A. B. C. D. （已提交）5.与十进制数79相应的二进制数是（）。

A．(1001111)2 B．(1001110)2 C．(1001101)2 D．(1001011)2答题： A. B. C. D. （已提交）6.与十进制数101相应的二进制数是（）。

A．(1100001) 2 B．(1100100) 2 C．(1100101) 2 D．(1100111) 2答题： A. B. C. D. （已提交）7.(-1011)2的原码、反码、补码分别是（）。

A．11011、00100、00101 B．11011、10100、10101C．01011、00100、00101 D．01011、10100、10101答题： A. B. C. D. （已提交）8.采用二进制补码运算，(-1011-1001)的运算结果，其补码、原码分别为（）。

A．101100 010100 B．001100 110100C．001100 0110100 D．101100 110100答题： A. B. C. D. （已提交）9.5421BCD码中表示十进制数9的编码为（）。

A．1010 B．1001 C．1100 D．1101答题： A. B. C. D. （已提交）10.8421BCD码中表示十进制数9的编码为（）。

A．1010 B．1001 C．1100 D．1101答题： A. B. C. D. （已提交）1. 函数式Y=AB´+A´BD+CD´的对偶式为（）A． B．C． D．答题： A. B. C. D. （已提交）2. 运用反演定理写出函数Y=A´D´+A´B´C+AC´D+CD´的反函数Y´为（）。

A．B．C．D．答题： A. B. C. D. （已提交）3. 函数Y(A,B,C)=A´BC+AC´+B´的最小项之和的形式为（）。

A．C．D．答题： A. B. C. D. （已提交）4. 函数转换成与非－与非式为（）。

A．B．C．D．答题： A. B. C. D. （已提交）1. 图3-1（a）、（b）、（c）、（d）中74系列TTL门电路的输出状态为低电平的是（）。

A．Y1 B．Y2 C．Y3 D．Y4（a）（b）（c）（d）图3-1答题： A. B. C. D. （已提交）2. 图3-2（a）、（b）、（c）、（d）中74HC系列CMOS门电路的输出状态为低电平的是（）。

A．Y1 B．Y2 C．Y3 D．Y4（a）（b）（c）（d）图3-2答题： A. B. C. D. （已提交）3. TTL或非门多余的输入端在使用时（）。

A．应该接高电平1 B．应该接低电平0C．可以接高电平1也可以接低电平0 D．可以与其它有用端并联也可以悬空答题： A. B. C. D. （已提交）4. CMOS与非门多余的输入端在使用时（）。

A．应该接高电平1 B．可以接低电平0也可以接高电平1C．应该接低电平0 D．可以与其它有用端并联也可以通过一个51W的电阻接地答题： A. B. C. D. （已提交）5. 和CMOS电路相比，TTL电路最突出的优势在于（）。

A．可靠性高B．抗干扰能力强C．速度快D．功耗低答题： A. B. C. D. （已提交）6. 和TTL电路相比，CMOS电路最突出的优势在于（）。

A．可靠性高B．抗干扰能力强C．速度快D．功耗低答题： A. B. C. D. （已提交）7. 在TTL门电路中，能实现“线与”逻辑功能的门为（）。

A．三态门B．OC门C．与非门D．异或门答题： A. B. C. D. （已提交）8. 在CMOS门电路中，三态输出门、OD门、与非门、异或门和非门中，能实现“线与”逻辑功能的门为（）。

A．OD门B．三态门C．或非门D．异或门答题： A. B. C. D. （已提交）9. 门电路中，能实现总线连接方式的门为（）。

A．OD门B．OC门C．或非门D．三态门答题： A. B. C. D. （已提交）10. 欲使漏极开路的CMOS 门电路实现“线与”，则其输出端应该（）。

A．并联B．并联且外接上拉电阻和电源C．外接上拉电阻和电源但不需并联D．无需并联也无需外接上拉电阻和电源答题： A. B. C. D. （已提交）11. 三态输出的门电路其输出端（）。

A．可以并联且实现“线与”B．不能并联也不能实现“线与”C．可以并联但不能实现“线与”D．无需并联但可以实现“线与”答题： A. B. C. D. （已提交）12. 图3-3中由74系列TTL与非门组成的电路中，门G输出高电平/低电平时流出其输出端的电流分别为（）。

已知与非门的输入电流为IIL= -1.6mA，IIH=40uA。

图3-3A．3IIH、3IIL B．3IIH、6IIL C．6IIH、3IIL D．6IIH、6IIL答题： A. B. C. D. （已提交）13. 图3-4中由74系列TTL或非门组成的电路中，门G输出高电平/低电平时流出其输出端的电流分别为（）。

已知或非门的输入电流为IIL= -1.6mA，IIH=40uA。

图3-4A．3IIH、3IIL B．6IIH、6IIL C．3IIH、6IIL D．6IIH、3IIL答题： A. B. C. D. （已提交）14. 某集成电路芯片，查手册知其最大输出低电平VOL(max)=0.5V，最大输入低电平VIL(max)=0.8V，最小输出高电平VOH(min)=2.7V，最小输入高电平VIH(min)=2.0V，则其低电平噪声容限VNL等于（）。

A．0.4V B．0.6V C．0.3V D．1.2V答题： A. B. C. D. （已提交）1.图4-1中Y的逻辑函数式为（）。

A．B．C．D．图4-1答题： A. B. C. D. （已提交）2.用3线-8线译码器74HC138设计的逻辑电路如图4-2所示，74HC138的功能表如图4-3所示。

、则输出Y3、Y2、Y1、Y0的函数式分别为（）。

A．、、、B．、、、C．、、、D．、、、图4-2 图4-3答题： A. B. C. D. （已提交）3.用8选1数据选择器74LS152设计的逻辑电路如图4-4所示，74LS152的功能表如图4-5所示。

则其输出F的函数式为（）。

A.B．C.D．图4-4 图4-5答题： A. B. C. D. （已提交）1.触发器输出的状态取决于（）。

A. 输入信号B．电路的初始状态C. 时钟信号D．输入信号和电路的原始状态答题： A. B. C. D. （已提交）2.假设JK触发器的现态Q=0，要求次态Q*=0，则应使（）。

A．J=×，K=0 B．J=0，K=×C．J=1，K=×D．J=K=1答题： A. B. C. D. （已提交）3.T触发器的功能是（）。

A．翻转、置“0”B．保持、置“1”C．置“1”、置“0”D．翻转、保持答题： A. B. C. D. （已提交）4.在时钟脉冲作用下，图5-1所示电路的功能是（）。

图5-1A. B. C. D.答题： A. B. C. D. （已提交）5.逻辑电路如图5-2所示，A=“1”时，脉冲来到后D触发器（）。

Q¢图5-2A．具有计数器功能B．置“0” C．置“1” D．保持原状态答题： A. B. C. D. （已提交）6.逻辑电路如图5-3所示，当A=“0”，B=“1”时，CLK脉冲来到后D触发器（）。

图5-3A．具有计数功能B．保持原状态C．置“0” D．置“1”答题： A. B. C. D. （已提交）7.设图5-4所示电路的初态Q1Q2 =00，试问加入3个时钟正脉冲后，电路的状态将变为（）。

图5-4A. 0 0B. 0 1C. 1 0D. 1 1答题： A. B. C. D. （已提交）1.逻辑电路如图6-1所示，该电路的功能为（）。

A．不能自启动同步五进制加法计数器B．可自启动异步五进制加法计数器C．不能自启动异步五进制减法计数器D．可自启动同步五进制减法计数器图6-1答题： A. B. C. D. （已提交）2.由同步十进制计数器74LS160和门电路组成的计数器电路如图6-2所示。

74LS160的功能表如图6-3所示。

该电路的功能为（）。

A．8进制减法计数器B．8进制加法计数器C．9进制减法计数器D．9进制加法计数器图6-2 图6-3答题： A. B. C. D. （已提交）3.由同步十六进制计数器74LS161和门电路组成的计数器电路如图6-4所示。

74LS161的功能表如图6-5所示。

该电路的功能为（）。

A．11进制加法计数器B．11进制减法计数器C．10进制加法计数器D．10进制减法计数器图6-4 图6-5答题： A. B. C. D. （已提交）1.数据通过（）存储在存储器中。

A．读操作B．启动操作C．写操作D．寻址操作答题： A. B. C. D. （已提交）2.下列说法不正确的是（）。

A．半导体存储器的基本结构都是由地址译码器、存储矩阵和读写控制电路三大部分构成B．ROM的主要特点是在工作电源下可以随机地写入或读出数据C．静态RAM存储单元的主体是由一对具有互为反馈的倒相器组成的双稳态电路D．动态RAM存储单元的结构比静态RAM存储单元的结构简单答题： A. B. C. D. （已提交）3.若存储器容量为512K×8位，则地址代码应取（）位。

A. 17B. 18C. 19D. 20答题： A. B. C. D. （已提交）4.一片256K×4的ROM,它的存储单元数和数据线数分别为（）。

A. 个，4条B. 个，18条C. 个，4条D. 个，18条答题： A. B. C. D. （已提交）5.快闪存储器属于（）器件。