第二章一、选择题1．下列表达式中不存在竞争冒险的有 CD 。

A.Y =B +ABB.Y=AB+B CC.Y=AB C +ABD.Y=(A+B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。

A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。

A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。

A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。

A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y= A 。

A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。

A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。

A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。

A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 C 位二进制代码。

A.2B.6C.7D.812．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 A B C 。

A.A ST =1，B ST =D ，C ST =0 B.A ST =1，BST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，CST =0 13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。

A.D 0=D 2=0，D 1=D 3=1B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=015．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。

A.用与非门，Y=765410Y Y Y Y Y YB.用与门，Y=32Y YC.用或门，Y =32Y Y +D.用或门，Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中，（ B ）电路的输入是二进制代码A.编码B.译码C.编码和译码17.组合逻辑电路输出状态的改变（ A） A.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关18.16位输入的二进制编码器，其输出端有( C )位A. 256B. 128C. 4D. 319.对于四位二进制译码器，其相应的输出端共有( B )A.4个B. 16个C. 8个D. 10个20.在下列逻辑电路中，不是组合逻辑电路的有(D ) A.译码器 B.编码器 C.全加器 D.寄存器22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D )A.或门B.与门C.或非门D.与非门23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。

A. 16-4B. 10-5C. 16-8D. 10-824.两片3-8线译码器(74138)可扩展成( A )线译码器。

A. 4-16B. 5-10C. 8-16D.8-1025.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出 70~Y Y ''=( C )A.11101111B.10111111C.11111101D.1111001126.对于三位二进制译码器，其相应的输出端共有( C )A.4个B. 16个C. 8个D. 10个27.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出 70~Y Y ''=( B )A.11011111B.10111111C.11111101D.1111001128.具有3条地址输入线的选择器含（B ）条数据输入线。

A.4B.8C.12D.1629.八选一数据选择器74LS151的地址线为011时，输出Y=（ C ）A.0B.1C. 3DD. 5D30.1位半加器的输入和输出分别为（B ）A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是（D ）A.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—，输出为、、。

当使能输入，,时，输出应为（ A ）A.001B.010C.110D.01133.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是（ C ）A.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）A.编码器B.译码器C.数据选择器D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为（ B ）A.2B.3C.4D.539. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ C ）A.2B.3C.4D.540. 用4片74148可扩展成的编码器是（ D ）A.8线-3线B.16线-4线C.24线-5线D.32线-5线41. 用4片74138可扩展成的译码器是（ D ）A.3线-8线B.4线-16线C.5线-24线D.5线-32线42. 编码电路和译码电路中，（ A ）电路的输出是二进制代码。

A. 编码B. 译码C. 编码和译码43. （ B ）是构成组合逻辑电路的基本单元。

A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是（ C ）。

A. 74HC148的输入和输出均以低电平作为有效信号。

B. 74HC138的输出以低电平作为有效信号。

C. 7448的输出以低电平为有效信号。

45. 对于3位二进制译码器，其相应的输出端共有（ B ）个。

A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较，可以用（ A ）作为A > B 的输出信号Y （A>B ）。

A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较，可以用（ B ）作为A < B 的输出信号Y （A<B ）。

A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较，可以用（ D ）作为A = B 的输出信号Y （A=B ）。

A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有（ D ）个。

A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中，扩展端EXY '的低电平输出信号表示（ A ）。

A. “电路工作，但无编码输入”B. “电路工作，而且有编码输入” 52．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（C ）。

A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。

A. 11111101B. 10111111C. 11110111D. 1111111156、半加器和的输出端与输入端的逻辑关系是 （D ）A 、 与非B 、或非C 、 与或非D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为A 2 A 1 A 0 =101 时，输出： 为（B ）。

A . 00100000 B. 11011111 C.11110111 D. 0000010058、属于组合逻辑电路的部件是（A ）。

A 、编码器B 、寄存器C 、触发器D 、计数器59．以下错误的是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

（× ）2.编码与译码是互逆的过程。

（√）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（√）4.液晶显示器的优点是功耗极小、工作电压低。

（√）5.液晶显示器可以在完全黑暗的工作环境中使用。

（×）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。

（√）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

（√）8.数据选择器和数据分配器的功能正好相反，互为逆过程。

（√）9.用数据选择器可实现时序逻辑电路。

（×）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

（×）11．八路数据分配器的地址输入（选择控制）端有8个。

（×）12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （×）13．译码器哪个输出信号有效取决于译码器的地址输入信号（√）14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。

（×）15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。

（×）三、填空题1．半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。

2．对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。