编码电路的设计举例
VCC X1 VCC R1 agree 1 0 oppose 2 disclaim 0 7
1 2 3 4 5 6 7 8 12 D0 D1 D2 D3 D4 D5 D6 D7 EI
X2
X3
R2
R3 U1
A0 A1 A2 GS EO 9 10 11 14 13
3
4
5
问：电路是否有错？
CD4532电路图
I1 I2 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1
1
1
&
&
1
Y0
I3 I4 I5 I6 I7
1 1 1 1 1 1 1
&
&
1
Y1
& 1
&
1
Y2
I0 E I 1 1
≥ 1 ≥ 1
≥ 1 ≥ 1
&
1 1
G S E O
优先编码器CD4532功能表
输
EI L I7 × I6 × I5 × I4 ×
第三章 组合逻辑电路
组合逻辑电路功能的表示方法 真值表、卡诺图、逻辑表达式、逻辑图 组合电路的分类 1.按照逻辑功能特点不同划分：加法器、比较器、编码 器、译码器、数据选择器和分配器、只读存储器。 实现各种逻辑功能的组合电路是五花八门，不胜枚举， 重要的是通过一些典型电路的分析和设计，弄清基本概 念，掌握基本方法。 2.按照使用基本开关元件不同，有TTL、CMOS 等类型， 按集成度不同分为SSI、MSI、LSI、VLSI。
入
I3 × I2 × I1 × I0 × Y2 L Y1 L
输
Y0 L
出
GS L EO L
H
H H H
L
H L L
L
× H L
L
× × H
L
× × ×
L
× × ×
L
× × ×
L
× × ×
L
× × ×
L
H H H
L
H H L
L
H L H
L
H H H
H
L L L
H
H H H H
L
L L L L
L
L L L L
L
L L L L
H
L L L L
×
H L L L
×
× H L L
×
× × H L
×
× × × H
H
L L L L
L
H H L L
L
H L H L
H
H H H H
L
L L L L
为什么要设计GS、EO输出信号？ 扩展
用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示， 试分析其工作原理。
例：一个简单的两位二进制代码的译码器。
输入是一组两位二进制代码AB，输出是与代码状态 相对应的4个信号Y3Y2Y1Y0。
译码器的真值表
输 入 A B 输 出 Y3 Y2 Y1 Y0
0 0 1 1
0 1 0 1
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
三位二进制译码器
• 1.真值表 • 2.表达式（要记住），注意与最小项的 联系，即可以用译码器产生逻辑函数。 • 3.逻辑图 总结：二进制译码器是把二进制代码的所有组 合状态都翻译出来的电路。如果输入信号有n 位二进制代码，输出信号为m个，m = 2n。
I4 I5 I6 I7 EI Y2 Y1 GND
1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9
VCC EO GS I3 I2 I1 I0 Y0
EI：使能输入端，EI＝0，禁止编码，此时无论输入 I0～I7为何种状态，输出Y2～Y0＝000 ，EI＝1，允 许编码 EO：使能输出端，（对于Ys） GS：扩展输出端（对于Yex）
集成3线－8线译码器（74LS138）
1.引脚图 2.逻辑框图 三位二进 制代码 低电平有 效输出
当S1=0时，无论其他输入信号 是什么，输出都是高电平，即无效 信号。 使能端
S 在S1=1，2 S3=0时，输出信 号 Y0 ~ Y7 才取决于输入信号A2. A1. A0的组合。
S2 S3 为高电平时，输出也
3.1 组合逻辑电路的分析方法和设计方法
3.1.1 组合逻辑电路的基本分析方法 一、组合逻辑电路的分析 分析方法
已知 逻辑 电路
写出 写出 逻辑 函数的 函数 真值表
分析 逻辑 功能
例3.1
3.1.2 组合逻辑电路的基本设计方法
组合逻辑电路的一般设计方法 已知 逻辑 问题 写出 函数的 真值表 写出 逻辑 函数 画出 逻辑 电路 电路 装配 调试
第三章 组合逻辑电路
一个数字系统通常包含 有许多的数字逻辑电路。 根据逻辑功能的特点不同， 通常分为组合逻辑电路和 时序逻辑电路。 所谓组合逻辑电路就是 任意时刻的输出稳定状态 仅仅取决于该时刻的输入 信号，而与输入信号作用 前电路所处的状态无关。
第三章 组合逻辑电路
电路结构的特点 组合电路是由常用门电 路组合而成的，其中既无 从输出到输入的反馈连接， 也不包含可以存储信号的 记忆元件
编码器的逻辑功能：能将每一个编码输入信号变换 为不同的二进制的代码输出。如BCD编码器：将10 个编码输入信号分别编成10个4位码输出。如8线3线编码器：将8个输入的信号分别编成 8个3位二 进制数码输出。
一、二进制编码器的工作原理
N位二进制编码器的结构框图
I0 I1 Y0 Y1
2个
输入
n
二进制 编码器
1.编码表
2.表达式、逻辑图
二、二－十进制优先编码器
1.编码表 2.表达式、逻辑图
二—十进制集成编码器（74LS147）
1.芯片引脚图、逻辑功能 2.芯片功能 74LS147优先编码器功能表
输 入 I9 I8 I7 I6 I5 I4 I3 I2 I1 1 0 1 1 1 1 1 1 1 1 1 X 0 1 1 1 1 1 1 1 1 X X 0 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X X X X X X X X X X X X 0 X X X X X 1 0 X X X X 1 1 0 X X X 1 1 1 0 X X 1 1 1 1 0 X 1 1 1 1 1 0 输 出 D C B A 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0
74LS147编码器的逻辑图
3.3.2 译码器
编码器
某种代码
编 码
二进制代码
（按特定含义：规则、顺序）
译 码
译码器 译码是编码的逆过程
译码器的概念与分类
译码：译码是编码的逆过程，它能将二进制码翻译成 代表某一特定含义的信号.（即电路的某种状态） 译码器：具有译码功能的逻辑电路称为译码器。
译码器的分类 常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。
都是无效信号。
芯片功能（真值表）
高电平 有效
低电平 有效
禁止 译码 译 码 工 作
译中为0
问：写出Y0~Y7的逻辑表达式？
74138的表达式
Y0 A2 A1 A0 m0 Y1 A2 A1 A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1 A0 m3
Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5 Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7

GS2 ≥1 G3 GS L3 ≥ G2 1 L2
GS1 ≥ G1 1 L1 ≥ G0 1 L0
问：没有编码输入时，对应的输出是什么？若A0＝1，其它输 入为0，对应的输入是多少？若输入为A15~A8＝0，A7＝A6 ＝A3＝1，其它为0，输出是什么？若A15＝1，输出是什么？
二－十进制编码器
一、二－十进制编码器
由真值表写表达式举例
练习一：真值表如下所示，请写出Y和Y非的逻辑表达式
逻辑抽象的工作可以这样来进行：
分析问题的因 果关系，确定 输入变量和输 出变量。
定义逻辑状态的 含意，以0，1分 别代表变量的两 种取值状态。
根据给定的因果 关系列出真值表 进而写出逻辑函 数表达式。
例3.2 ：
常用MSI组合逻辑器件
在社会实践过程，人们为解决实际逻辑问题而 设计的逻辑电路不胜枚举，但其中有些逻辑电路经常、 大量地在各种数字系统中。 本节我们用所学的组合逻辑电路分析与设计的 基本思想和方法来认识一些典型的组合逻辑单元电路； 这些单元电路通常被制作成中规模集成（MSI）电路， 以便于我们在数字系统中广泛的应用； 所谓中规模集成电路是在一块半导体芯片上同 时制作10—100个等效门，并在内部把这些门互相连 接起来，形成具有一定功能的逻辑电路；
优先编码器
优先编码器的提出：实际应用中，经常有两个或更 多输入编码信号同时有效 必须根据轻重缓急，规定好这些外设允许操作的先 后次序，即优先级别 识别多个编码请求信号的优先级别，并进行相应编 码的逻辑部件称为优先编码器。
普通编码器：任何时候只允许输入一个有效编码信号， 否则输出就会发生混乱。 优先编码器：允许同时输入两个以上的有效编码信号。 当同时输入几个有效编码信号时，优先编码器能按预 先设定的优先级别，只对其中优先权最高的一个进行 编码。
编码电路
VCC VCC X1 X2 X3
R1 agree 1 0 oppose disclaim
R2
R3 R4 U1 81
D0 2 D1 3 D2 4 D3 5 D4 6 D5 7 D6 8 D7 12 EI A0 A1 A2 GS EO 9 10 11 14 13