条件：周末
地点：宿舍 功能：睡觉
条件：非周末
通过状态机的方式， 我们可以清晰地描述 一个学生的在校生活 方式。
地点：花前 月下 功能：
条件：周末
条件： 非周末 且 下午7点
地点：教室 功能：学习
条件：周末
条件：非周末
地点：食堂 功能：吃饭
条件： 非周末 且 下午6点
条件： 非周末 且 下午2点
地点：体育馆 功能：运动
第五章 状态机设计
目录
时序电路的概念 时序电路与状态机的关系 电路的竞争与冒险 有限状态机的描述方法 ASM图法状态机设计 有限状态机的分类 状态机VHDL实现举例
时序电路的概念
在组合电路中，任一时刻的稳定输出只取 决于当时的输入，而在时序电路中任一时 刻的稳定输出，不仅可能取决于当时的输 入，还取决于电路的原来的状态，即与过 去的输入情况有关。
状态：也叫状态变量。在逻辑设计中，使用状 态划分逻辑顺序和时序规律。 输出：输出指在某一个状态时特定发生的事件。 输入：指状态机中进入每个状态的条件，有的 状态机没有输入条件，其中的状态转移较为简 单，有的状态机有输入条件，当某个输入条件 存在时才能转移到相应的状态。
时序电路与状态机的关系
日常生活中的状态机
ASM图的组成
判断框
用单入口双出口的菱形或单入口多出口的多边形符 号表示。在菱形和多边形框内写检测条件，在分支 出口处注明各分支所满足的条件。 判断框必须跟着状态框。判断框的执行与状态框在 同一时钟周期内。
0 条件 1
引出分支 引出分支
ASM图法状态机设计——ASM图组成
ASM图组成
条件框
C C
0
CP
8
时序电路与状态机的关系
状态机的本质
状态机的本质就是对具有逻辑顺序或时序规律 事件的一种描述方法。具有逻辑顺序和时序规 律的事件都适合用状态机描述。 同步时序逻辑电路符合状态机的一般特征，即 具有逻辑顺序和时序规律，所以可以用状态机 描述。
时序电路与状态机的关系
状态机的基本要素
电路的竞争与冒险
竞争与冒险的例子
由于延迟时间的存在，当信号C经过多条路径 传送后又重新会合到U3上，由于C-D路径上门 的级数与C-E路径不同，导致到达会合点U3的 时间有先有后，从而产生瞬间的错误输出。
电路的竞争与冒险
上例中的时序如图
tpd
C
C
D
E
F
毛刺
电路的竞争与冒险
状态机克服竞争冒险的方法
在次态产生组合逻辑电路中，可以通过时序逻 辑消除毛刺，从而克服竞争冒险。
通过输出端时序同步的方法消除竞争与冒险 （即使用同步时序逻辑电路设计方法。详细实 例见后面介绍）。
有限状态机的描述方法
ASM图（主要讲解） 状态转移图
状态转移列表
状态 \ 输入 S0 S1 S2 a=‘1’ S1 S2 b=‘1’ S2 S0 S0 default
通过真值表，可以画出卡诺图如下：
• 由卡诺图可导出次态逻辑方程：
时序电路的概念
电路图
根据次态电路的组成，可以得到次态逻辑的组 成，从而可以得出3位计数器的详细电路：
0
&
0
0
A+
&
0
A 1D C1 A B 1D B C1
0
0 0 0
>=1
0
0
0 0 0
&
0
B+
0
&
0
0
0
>=1
0
0
0
&
0
C+
1D C1
ASM图的组成
状态框
用一个矩形框来表示一个状态。状态的名称写在左 上角；状态的二进制编码写在右上角；操作内容写 在矩形框内。在同步系统中，状态经历的时间至少 是一个时钟周期，也可以是几个周期。
状态名 二进制码
T1
001
寄存器操作 或输出
R 0 C=‘1’
ASM图法状态机设计——ASM图组成
时序电路与状态机的关系
描述时序电路的状态机的组成
组合逻辑
组合逻辑又可分为次态逻辑和输出逻辑两个部分。 其中：次态逻辑的功能是用来确定有限状态机的下 一个状态；输出逻辑是用来确定有限状态机的输出。
存储逻辑
寄存器逻辑的功能：用来存储有限状态机的内部状 态。
电路的竞争与冒险
竞争与冒险
所谓竞争与冒险，就是在组合电路中，信号经 不同途径传输后，达到电路中某一汇合点的时 间有先有后，这种现象成为竞争。由于竞争而 使电路输出发生瞬间错误的现象，称为冒险。 在时序逻辑电路中，产生次态的电路和输出电 路是组合逻辑电路。组合逻辑电路存在竞争与 冒险，可能导致时序系统进入不正确的状态。 使用同步时序逻辑电路可以克服次态逻辑存在 竞争与冒险的问题。
MDS图
有限状态机的描述方法
ASM图法设计状态机
ASM本质上是一个有限状态机，主要用于同步 时序系统。 ASM精确地表示出状态转换的时间关系。 从形式上看，这种流程图类似于描述软件程序 的流程图，但它能和实现它的硬件很好的对应 起来。 本章主要学习使用ASM图法描述状态机。
Байду номын сангаас
ASM图法状态机设计——ASM图组成
-
0
1
Q
Q
Q
Q
时序电路的概念
用A、B、C分别表示3个位，则A+、B+、C+表 示A、B、C的次态。其真值表如下：
A 0 B 0 C 0 A+ 0 B+ 0 C+ 1
0
0 0 1
0
1 1 0
1
0 1 0
0
0 1 1
1
1 0 0
0
1 0 1
1
1 1
0
1 1
1
0 1
1
1 0
1
1 0
0
1 0
时序电路的概念
用椭圆框表示。条件框一定是与判断框的一个转移 分支相连接，仅当判断框中判断变量满足相应的转 移条件时，才进行条件框中标明的操作和信号输出。 虽然条件框和状态框都能执行操作和输出信号，但 二者有很大区别。
寄存器操作或输出
时序电路的概念
下面以一个简单的三位计数器为例，说明时序电路的结构。
设计分析
3位计数器，由时钟上升沿触发，计数从 000~111，到111后则重新回到000。 采用上升沿触发的D触发器作为状态寄存器，D 触发器的示意图和真值表如下：
D D C 1D C1 Q Q 0 1 C Q+ 0 1 Q+ 1 0
三位计数器的结构
根据上面的分析，3位计数器需要用到3个状态 寄存器。A+、B+、C+是状态寄存器的输入； A、B、C是状态寄存器的输出。由此可根据时 序电路的一般模型可画出3位计数器的结构。
A+ 1D C1 B+ 1D 次态 逻辑 C+ 1D C1 C1 C B A
CP
时序电路的概念
次态逻辑关系的推导