超大规模集成电路课程论文题目：超大规模集成电路的设计方法和应用实例院系：专业：年级：学号：姓名：指导老师：完成时间：超大规模集成电路的设计方法和应用实例作者:陈茜指导老师:张婧婧(湖北文理学院，物理与电子工程学院)摘要:本文在概述超大规模集成电路设计方法上，系统地论述了各种设计集成电路的方法，讨论了全定制法、定制法、半定制法以及可编程逻辑器件和逻辑单元阵列设计方法的特点和适用范围。

关键词:全定制法定制法半定制法引言:自1959年以来，集成电路技术发生了惊人的变化。

第一个设计出来的集成电路只有四个晶体管，而三十年以后的今天，在1989年，一个芯片上集成的晶体管数目已超过一千万个。

集成电路经历了SSI、MSI、LSI、VLSL阶段，目前已开始进入特大规模集成电路ULSI （Ultra Large Scale Integration）阶段。

随着集成技术的发展和集成度迅速提高，集成电路芯片的设计越来越复杂，原有的传统方法——手工画图、刻红膜的方法已无法适应，急需在设计方法与设计工具方面来一个大的变革。

这就是经常谈论的“设计革命”。

各种设计方法学的诞生正是为了适应这种要求。

一个集成系统的设计就是在保证产品质量的前提下，正确的选择器件结构、电路形式、工艺方案和设计规则，同时要尽可能地减小芯片尺寸，降低设计成本和缩小设计周期。

2设计方法分类目前集成电路已渗透到各个应用领域。

它的品种从微处理器、数字式电话一直到电子玩具和家用电器。

由于品种的不同，在性能和价格上有很大差别，因而实现各种设计的方法和手段也有所不同。

总的来讲，我们希望能在尽可能短的时间内用最低的成本来获得最佳的设计指标，而所用的芯片面积又是最小的。

但实际上要全面达到这种要求是很困难的，只能进行某种折衷。

根据不同的设计要求，现有的各种设计方法可归纳如下：2.1 全定制设计方法（Full-Custom Design Approach）它适用于要求得到最高速度、最低功耗和最省面积的设计芯片设计。

这种方法通常采用随机逻辑网络，因为它能满足上述要求。

但版图设计通常需要人来不断完善，以便把每个器件及内连接安排得最紧凑、最合适，又由于全定制设计是基于晶体管级的芯片设计，从管子的尺寸、安放位置及管子间互连着手设计，因而设计时花费的人工最多，周期最长，比较适合于大批量生产的集成电路芯片设计。

全定制设计可以分为手工布图设计和版图自动生成两大类。

手工布图设计则是通过人机对话的办法在计算机上完成的。

手工布图是最老式的设计方法，但他可以设计出性能最好的VLSI与ASIC，并且自动版图生成器所设计的版图经常要用手工设计的方法加以完善和调整。

无论是数字集成电路，还是模拟集成电路，或是数模混合电路，都可以用全定制的方法设计。

目前很多芯片已采用或部分采用规则结构网络，如ROM、RAM或PLA，因为这类规则结构的版图设计比较容易，易于用自动设计手段实现。

而部分随机逻辑网络也逐渐走向模块化结构，例如计数器、行波进位加法器等。

这种标准的模块式结构的版图设计比非标准的随机逻辑要容易得多，且便于检查。

为了提高全定制制设计方法的效率，减小错误，现在采用层次式设计手段。

2.1.1全定制版图设计方法这种方法是利用人机交互图形系统，由版图设计人员设计版图中的各个器件和连接线。

全定制版图设计的特点是针对每个晶体管进行电路参数的优化，这样可以得到最佳的性能以及最小的尺寸。

采用这种方法时，除了要求有人机交互的图形系统支持外，还要求有完整的检查和验证的CAD工具，因为设计人员不可避免会造成版图上的某些错误，需要通过自动的加工加以彻底地纠正。

2.1.2符号法版图设计这是为了提高版图设计效率而开发的一种设计方法。

它利用一组事先定义好的符号来表示版图中的晶体管、接触孔、多晶硅和铝引线等。

设计人员根据网络要求画出一相应的符号图，自动转换程序再将这些符号自动地转换成版图图形。

这时人们不必考虑版图规则的细节，也不存在违反设计规则的问题。

目前有三种符号法：（1）固定栅格式；（2）梗图式；（3）虚网式。

固定栅格式是把芯片表面划分成均匀间隔的栅格。

栅格大小表示最小的特征尺寸或布局的容差。

梗图示是设计人员根据网络图画出一对应的梗形草图。

符号法设计系统将其整理成规则的梗形图，再进一步转换成版图形式。

虚网格符号法是在吸收了其它符号法的经验基础上发展起来的。

2.2定制设计方法（Custom Design Approach）它适用于芯片性能指标比较高而生产批量又比较大的产品设计。

2.2.1标准单元法，其商业名称为多元胞法标准单元法是库单元设计方法中的一种。

标准单元法中的各个单元具有同一高度，但宽度不等。

单元内的每个器件事先都经过精心的设计，并经过设计规则和电学性能的验证。

设计好的各个单元存入CAD系统的单元库中以便调用，单元的电学特性也存入CAD系统的单元模型库中。

设计时将所需的单元从单元库中调出，将其排列成若干行，行间留有布线通道。

然后根据网络的连接关系将各单元用连线联接起来，同时把相应的输入/输出单元和压焊块连接起来，即得到所要求的芯片版图。

芯片主要分三个区域：（1）四周的I/O单元和压焊块；（2）单元部分；（3）布线通道。

设计人员只要输入被设计电路的逻辑图，或输入一种电路描述文件，再加上输入压焊块排列次序，标准单元自动布图系统将调用所需单元和相应的I/O电路及压焊块，进行自动布局和自动布线。

2.2.2通用单元法，或称为积木块法通用单元法是库单元设计方法的一种。

与标准单元不同之处，它既不要求每个单元等宽，也不要求等高。

每个单元都可以根据最合理的情况单独进行版图设计，因而可获得最佳性能。

设计好的单元存入库内。

此外，与标准单元法不同的是，它没有统一的布线通道。

以上通称库单元法，在设计时根据电路要求从库中调出所需单元和外围单元，进行自动布局和布线，最后得到被设计电路的掩膜版图，它的特点是元件得到充分利用，芯片面积小，设计上的自由度较大，但建立一个单元库需要大量的初始投资。

此外，制造周期较长，成本也较高。

3半定制设计方法（Semi-Custom Design Approach）它适用于要求设计成本低、设计周期短而生产批量小的芯片设计。

半定制设计法主要包括门阵列设计法、标准单元设计法、可编程逻辑器件设计法和可编程。

（1）门阵列设计法：适用于设计周期短、成本低、批量小的芯片。

其母片主要是门阵列及门海。

特点是芯片上预先已生成固定的晶体管阵列、股东的输入输出压焊块和固定的布线通道。

设计人员只需根据电路性能要求完成布线设计，实现电路要求。

设计周期和制造周期大大缩短，成本大幅福下降。

但门的利用率低，芯片占的面积也大。

(2)标准但与设计法：适用于性能指标较高、生产批量较大的芯片。

设计时根据电路要求从单元库中调出所需单元电路和外围单元，进行自动布局布线，完成芯片版图设计。

（3）可编程逻辑器件设计法：由设计人员根据电路要求，通过开发工具进行“再加工”，实现其特定逻辑。

可编程逻辑器件具有规则的阵列结构，可实现随机逻辑。

（4）可编程门阵列设计法：现场可编程门阵列近年来得到迅速发展，它集PLD器件现场可编程的设计灵活性和门阵列的高密度于一体。

FPGA的规模比较大，适用于时序、组合等各种逻辑电路应用场合，它可以代替几十块甚至几百块通用集成电路芯片。

半定制的含意就在于对一批芯片作“单独处理”，即单独设计和制作接触孔和连线以完成电路的要求。

这样就使从设计到芯片完成的周期大大缩短，因而设计和制作成本大大下降。

但门阵列的门利用率一般较低，芯面积较大。

4 可编程逻辑器件法（Programmab Logic Device）其特点是“可编程”，往往由制造商提供通用器件，而由设计者根据需要进行“再加工”实现其特定的逻辑。

如果说门阵列的“单独处理”由芯片制造商用2到4道掩膜工序来实现的话，PLD的“可编程”则由设计者通过开发工具自己来完成，这就大大方便了用户。

可编程逻辑器件一般包括：（1）可编程只读存储器（2）可编程逻辑阵列（3）可编程阵列逻辑（4）通用阵列逻辑（5）其它可编程器件5混合模式设计方法随着VLSI复杂性的增长，在整个芯片中只利用一种设计方法已认为是不经济的。

因而提出了混合模式，即把不同的设计方法加以优化，并组合而构成一体。

混合模式设计方法发挥各个设计方法的各自优点，根据不同模块的特点采用不同的设计方法，然后综合地应用到一个芯片的设计中。

6 硅编译法（Silicom Compiler）它是一种全自动的设计方法，利用这种方法可以从集成电路的行为级描述直接得到该电路的掩膜版图。

以硅编译器为基础的VLSI设计系统为系统设计人员提供了一种真正的设计自动化工具。

7应用东南大学射频与光电集成电路研究所瞄准CMOS射频电路研究这一国际前沿申报了国家自然科学基金第三代移动通信系统手机射频芯片研制的重大攻关项目利用0.35微米CMOS工艺, 设计出了低噪声放大器等电路并以多目标晶圆（Multi-Project-Wafer或MPW）的方式到境外进行制造日前该芯片已首先流片成功。

在信息产业部电子十四所进行的芯片功能测试表明，在2.9GHz的频率上功率增益大于10dB输入反射小于–12dB在3V电源下偏置电流为8mA据我们所知这是我国第一片拥有自主知识产权的工作频率高于2GHz的CMOS射频芯片其性能达到了当前世界上高频芯片的研究水平目前另有多个射频电路芯片正在设计流片和测试中射光所将在射频电路设计领域继续深入研究积极开展合作利用国际上的先进技术和工艺为我国集成电路设计事业的发展做出贡献。

8设计流程总的来说，VLSI设计共经历三个子过程（1）高层次综合。

将系统的行为、各个组合部分的功能及其输入和输出用硬件描述语言加以描述，然后进行行为级综合。

同时通过高层次的硬件模拟进行验证。

（2）逻辑综合。

通过综合工具将逻辑级行为描述转换成使用门级单元的结构描述。

同时还要进行门级逻辑模拟和测试综合。

（3）物理综合。

将网表描述转换成版图即完成布图设计。

这时对每个单元确定其几何形状、大小及位置，确定单元间的连接关系。

结论：集成电路使用晶体管组装成单芯片电路，把大量的微电晶体集成一个很小的芯片，由于成本低、性能高且能量消耗低，使得集成电路产业急速成长。

整个电子工业，尤其是使用小型电子装备的，如计算机、电讯、生物科技、太空、国际贸易等，都离不开集成电路。

参考文献： [1]周强，蔡懿慈.超大规模集成电路设计方法学导论，2005[2]陈志恒，CMOS 射频集成电路设计综述[3]杨之廉，申明，超大规模集成电路设计方法学导论(第2版)英文摘要和关键词：Abstract: Based on the introduction of very large scale integrated circuit design method, systematically discusses the various methods of integrated circuit design, and discusses the characteristics of full custom law, law, custom Semicustom and programmable logic devices and logic cell array design methods and the scope of application.Keywords: full custom method customization method semi-custom method。