目录摘要 (1)Abstract (1)1.计数器的定义及其分类 (2)2.计数器的分析方法 (2)3.几种集成计数器 (4)3.1 74161的功能 (6)3.2 74LS193的功能 (8)3.3 74LS290的功能 (10)4.计数器的应用领域 (12)参考文献 (12)计数器及其应用学生姓名：胡亚静学号：20095044079物理电子工程学院电子科学与技术专业指导老师：马建忠职称：讲师摘要:计数器是数字系统中使用的最多的时序电路，它主要由具有记忆功能的触发器构成。
计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行运算等，在计算机及各种数字仪表中，都得到了广泛的应用。
目前已有若干集成计数器产品。
关键词：计数器；状态方程；输出方程；功能表；时序图Abstract: Counter is the most widely used sequential circuit in digital system, it is mainly made up of triggers that has the ability to memory. Counter can be not only used to count the clock pulses, but also be used for frequency, timing , tempo pulse and pulse train generation as well as operations and so on, it has been widely used in the computer and various digital instruments. Nowadays there are several kinds of integrated counter productsKeywords: counter; equation of state; output equation; table for features; timing diagram1.计数器的定义及其分类计数器是能够用来记录输入脉冲的个数的逻辑电路。
按照计数器中的各个触发器状态翻转先后，可分为同步计数器和异步计数器；按照计数过程中，数字的增减可分为：加法计数器减法计数器和可逆计数器；按照计数过程中数字的编码方式可分为：二进制计数器和二-十进制计数器等;按照计数容量可分为：十进制计数器、十六进制计数器、进制计数器等[1]。
2.计数器的分析方法先写出驱动方程、状态方程和输出方程，再由状态方程和输出方程求出电路的状态转换表，画出对应的状态转换图和时序图，最后分析电路是几进制计数器、能否自启动。
例：分析同步二进制加法计数器[2]，如图1示图1 同步二进制加法器驱动方程 状态方程输出方程状态转换表状态转换图时序图⎪⎪⎩⎪⎪⎨⎧====Q Q Q T Q Q T QT T 01230120101⎪⎪⎩⎪⎪⎨⎧⊕=⊕=⊕==++++Q Q Q Q Q Q Q Q Q Q Q Q Q Q 30121n 32011n 2101n 101n 0)()(Q Q Q Q C 0123=由此可知该电路是十六进制计数器。
3.几种集成计数器集成计数器在一些简单小型数字系统中被广泛应用，因为它们具有体积小、功耗低、功能灵活等优点。
集成计数器的类型很多,表1列举了若干集成计数器产品。
这里仅介绍其中几个较典型产品的功能和应用。
表1 几种集成计数器3.1 74161的功能74161是4位二进制同步加法计数器图2 (a)、(b)分别是它的逻辑电路图和引脚图，其中R D是异步清零端，LD是预置数控制端,A、B、C、D是预置数据输入端,EP和ET是计数使能端，RCO =ET•Q A•Q B•Q C•Q D是进位输出端，它的设置为多片集成计数器的级联提供了方便[3]。
图2 74161的电路图和引脚图表2是74161的功能表。
由表可知，74161具有以下功能：1. 异步清零当R D=0时，不管其他输入端的状态如何（包括时钟信号CP）,计数器输出将被直接置零，称为异步清零。
2. 同步并行预置数在R D=1的条件下，当LD=0、且有时钟脉冲CP 的上升沿作用时,A、B、C、D 输入端的数据将分别被Q A～Q D所接收。
由于这个置数操作要与CP上升沿同步，且A～D的数据同时置入计数器，所以称为同步并行置数。
3. 保持在R D=LD=1的条件下,当ET•EP=0,即两个计数使能端中有0时,不管有无CP脉冲作用，计数器都将保持原有状态不变(停止计数)。
需要说明的是，当EP=0,ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP状态如何，进位输出RCO=0。
4. 计数当R D=LD=EP=ET=1时,74161处于计数状态。
表2 74161的功能表图3是74161的时序图。
由时序图可以清楚地看到74161的功能和各控制信号间的时序关系。
图3 74161的时序图由图3可知，首先加入一清零信号R D＝0,使各触发器的状态为0，即计数器清零。
R D变为1后,加入一置数信号LD=0,该信号需维持到下一个时钟脉冲的正跳变到来后。
在这个置数信号和时钟脉冲上升沿的共同作用下，各触发器的输出状态与预置的输入数据相同(图中DCBA＝1100)这就是预置操作。
接着是EP=ET=1，在此期间74161处于计数状态。
这里是从预置的DCBA＝1100开始计数，直到EP=0,ET=1，计数状态结束，转为保持状态，计数器输出保持EP负跳变前的状态不变,图中Q D Q C Q B Q A=0010,RCO=0. 高速CMOS集成器件74HC161、74HCT161的逻辑功能、外形和尺寸、引脚排列顺序等与74161完全相同。
3.2 74LS193的功能74LS193是双时钟4位二进制同步可逆计数器[4]。
图4(a)、(b)分别是它的逻辑电路图和引脚图，表3是它的功能表。
74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CP U和CP D。
在R D=0、LD＝1的条件下，作加计数时,令CP D＝1,计数脉冲从CP U输入；作减计数时，令CP U＝1，计数脉冲从CP D输入。
此外，74LS193还具有异步清零和异步预置数的功能。
表3 图4 74LS193的电路图和引脚图表3 74LS193的功能表清零预置时钟预置数据输入输出当零号R＝时，管钟脉冲的状态如何,计数器的输出将被直接置零；当R D＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的Q A、Q B、Q C、Q D端，称为异步预置数。
74HC193、74HCT193的逻辑功能及引脚图与74LS193完全相同。
3.3 74LS290的功能74LS290是异步十进制计数器[5]。
其逻辑电路图和引脚图如图5(a)、(b)所示，它由1个1位二进制计数器和1个异步五进制计数器组成。
如果计数脉冲由CP A端引入,输出由Q A端引出，即得二进制计数器；如果计数脉冲由CP B端输入，输出由Q B～Q D引出，即得五进制计数器；如果将Q A与CP B相连，计数脉冲由CP A输入，输出由Q A～Q D引出，即得8421码十进制计数器。
因此，又称此电路为二－五－十进制计数器。
表4是74LS290的功能表。
图5 74LS290的电路图和引脚图表4 74LS290的功能表复位输入置位输入时钟输出R 0(1)R0(2)R9(1)R9(2)CPQAQBQCQD1 1 0 ××0 0 0 01 1 ×0 ×0 0 0 0×× 1 1 × 1 0 0 10 ×0 ×↓计数0 ××0 ↓计数×0 0 ×↓计数×0 ×0 ↓计数由表4可以看出,当复位输入R0(1)=R0(2)=1，且置位输入R9(1)＝R9(2)＝0时，74LS290的输出被直接置零；只要置位输入R9(1)=R9(2)＝1,则74LS290的输出被直接置9,,即Q D Q C Q B Q A＝1001；只有同时满足R0(1)=R0(2)＝0和R9(1)＝R9(2)＝0时，才能在计数脉冲(下降沿)作用下实现二－五－十进制加计数。
74HC290、74HCT290的逻辑功能和引脚图与74LS290完全相同。
4.计数器的应用领域计数器通常被应用在以下任务中：1．对数字脉冲信号进行边沿计数；2．生成单个数字脉冲或脉冲串；3.对脉冲的高低电平宽度、周期、频率等特性进行测量；4.对编码器返回的旋转角度、线性位置等信息进行测量[6]。
参考文献：[1]康华光.电子技术基础：数字部分.4版.北京：高等教育出版社，2000.[2]阎石.数字电子技术基础.5版.北京：高等教育出版社，2005：278－281.[3]郑家龙.集成电子技术基础教程.北京：高等教育出版社，2002.[4]李良荣.现代电子技术设计－基于Multisim 7 & Ultiboard 2001.北京：机械工业出版社，2004.[5]Michael D .Ciletti. Verilog HDL高级数字设.张雅绮，译.北京：电子工业出版社，2005.[6]黄正谨.在系统编程技术及其应用.2版.南京.东南大学出版社.感谢下载!欢迎您的下载，资料仅供参考。