数字逻辑电路课程设计
一、设计题目
设计一个多功能数字电子时钟
二、设计目的
1．了解数字电路的基本组成，认识数字信号、逻辑电平和逻辑关系。

2. 接触数字电路的调试过程，对数字电路达到一个大体的感性认识。

3．熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。

4．掌握数字钟的设计、组装与调试方法。

5．熟悉仿真软件的使用，掌握面包板结构及其接线方法。

三、技术指标与要求
1．准确计时，数字形式显示分，秒。

2．分和秒为60进制。

其中分和秒的十位要求到5，个位要求到9。

3．能够校正时间。

4．布局合理，置线美观。

四、设计与实践内容
器件：74161 4片，7448 4片，NE555 1片，
共阴七段数码管4片，7404 1片，7400 2片，
0.01UF电容3个，15K电阻1个，
68K电阻1个，10UF电容1个，
发光二极管2个，3.3K电阻2个。

1．集成二进制计数器74LS161
74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数、保持等功能。

74LS161的逻辑电路图和引脚排列图如图1所示，C
R是异步清零端，LD是预置数控制端，D0，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级联提供了方便。

图1 74LSl6
74LSl61的逻辑电路图和引脚图
（1）异步清零功能
当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。

（2）同步并行预置数功能
在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。

由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。

（3）保持功能
在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。

（4）同步二进制计数功能
当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，状态表见表2。

（5）进位输出C
当计数控制端T＝1，且触发器全为1时，进位输出为1，否则为零。

表1 74LS161的功能表
表2 进制同步加法计数器的状态表
内容：
1）根据设计要求设计实验电路图。

2）将设计好的电路图在仿真软件上仿真。

3）仿真可以实现电路功能后，根据该电路图在面包板上连接好电路。

4）接好电路后，接上电源测试电路各个功能能否实现。

若不能实现，利用发光二极管检查电路问题并修改直到电
路各功能实现。

5）电路可以正常实现各功能后，给指导老师评定分数后，将各器件放回实验室，根据实际写好实验报告。

本设计方案使用555多谐振荡器来产生1HZ的信号。

通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。

虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选。

数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。

在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。

秒信号送入计数器进行计数，把累计的结果以‘分’、‘秒’的数字显示出来。

‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。

其原理框图如图1.1所示。

图1.1
五、设计电路原理图及其分析
1．译码显示电路
2. 译码显示电路连接计数器
该电路利用计数器的计数功能，并将输出信号传送到7448七段显示译码器译码后由七段显示器显示其计数功能。

3.六十进制计数器（显示秒或分）
如图，六十进制电路，运用反馈置数法实现。

六进制部分：QA和QB接与非门输入，输出接LD。

十进制部分：QA和QD接与非门输入，输出接LD。

六—十进制之间：十进制与非门输出接CLK。

4.产生脉冲的555多谐振荡电路图
该电路是根据NE555芯片多谐振荡电
路产生时钟脉冲的原理接成的，利用
555定时器组成的多谐振荡器接通电源
后，电容C1被充电，当电压上升到一
定数值时里面集成的三极管导通，然后
通过电阻和三极管放电，不断的充放电
从而产生一定周期的脉冲，通过改变电
路上器件的值可以微调脉冲周期。

根据
公式t=(R1+R2)Cln2，选择适当的电阻
和电容，使得电路产生的时钟脉冲的频
率为1Hz。

则该电路就可以为计数器提
供合适的脉冲
5.综合电路图
六、心得体会
在调试时，应分阶段连接调试，一步一步地进行。

例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。

两者都正常后，再将60进制计数器连接起来。

采用这种步步为营的接线和调试方法（称为自下而上），能较容易地发现问题并排除故障。

学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。

此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。