实验注意事项1.做实验前，先连接好下载线，然后才能接上电源。
2.做完实验后，先拨掉实验箱上的电源，然后才能拨下载线。
实验一：简单逻辑门实验目的：掌握Quartus使用及基于原理框图进行FPGA开发的基本流程实验要求：掌握Quartus使用及基于原理框图进行FPGA开发的基本流程，注意设备及人身安全，严禁带电插拔JTAG下载线，防止损坏设备所需器材：FPGA教学实验系统，带并口的普通计算机实验介绍：本实验是在FPGA教学实验系统上实现简单的逻辑门，例如2输入的与门、与非门、或门、异或门等，对应部分的电路原理图如图1所示。
当K0（K1）按键断开时，FPGA引脚175（173）的输入为低电平，对应发光二极管D2（D3）熄灭，当K0（K1）按键按下时，FPGA引脚175（173）的输入为高电平，对应发光二极管D2（D3）发光。
FPGA引脚175、173在本实验中可用作输入引脚。
FPGA引脚64、65、66、73分别接有发光二极管（LED）DR0~DR3，在实验中可用作输出引脚，当引脚输出高电平时，对应的LED被驱动发光。
这些输出引脚可用于实现2个输入的不同逻辑功能。
图1 部分按键与LED的原理图实验步骤：1. 为工程建立工作目录为了方便工程涉及到的文件的管理，以后的每一个工程，都需要为其建立专门的工作目录，目录路径中不要包含有非英文或数字的字符（例如不要包含空格或中文字符等）。
请利用系统自带的“我的电脑”或“资源管理器”建立目录。
在此假设在E:\work目录下建立名为mylogic_sch的工程工作目录，其目录路径为E:\work\mylogic_sch，本实验所涉及的文件都需要放置在该目录当中。
2. 运行Quartus II程序方法1（通过开始菜单）：开始->程序(P)->Altera->Quartus II 7.2->Quartus II 7.2 (32-Bit)方法2（桌面快捷方式）：双击桌面的快捷方式图标打开Quartus II后，其界面如图2所示。
图2 Quartus II集成环境3. 建立工程在Quartus II上进行FPGA的开发是针对工程进行的，所有的设计任务都应当建立对应的工程。
运行菜单命令File->New Project Wizard，打开新建工程向导，分别如图3~图8所示。
完成后，即可在Quartus II中建立起对应的工程。
图3 新建工程向导介绍图4 工作目录、工程名、顶层实体名图 5 添加文件 图6 选定器件图7 第三方工具设置 图 8 信息汇总 在图4所示的对话框中，我们将工作目录（working directory ）设定为E:\work\mylogic_sch ，将工程名（name of this project ）设定为mylogic_sch ，将顶层实体名（top-level design entity ）设定为mylogic_sch 。
顶层实体名最好和工程名一致，如不一致，应根据实际情况修改。
在图7中，我们需要根据实际情况选中EP2C20Q240C8芯片，该芯片为Cyclone II 系列的芯片之一，引脚为240个。
因此，可以先在Family 中选定Cyclone II 系列，然后在Pin count 中选定引脚为240，通过这些过滤条件，可以快速找到EP2C20Q240C8。
在其他图中的设置，不需要更改，直接点击Next 即可。
4. 编辑原理图设计文件运行菜单命令File->New ，或点击工具栏上的按钮，打开新建文件对话框，如图9所示。
在其中选择Block Diagram/Schematic File ，并点击OK 按钮。
Quartus 将打开一个新建原理图文件的编辑窗口，如图10所示。
图9 新建文件对话框图10 新建原理图文件编辑窗口在编辑窗口空白的地方双击，即可打开符号选择窗口，Quartus为我们准备了众多不同类别的元件符号供我们调用，这当中包含基本的逻辑门、74系列数字芯片功能符号和LPM可参数化定制符号等，如图11所示，我们在此分4次调进二输入的与门and2、与非门nand2、或门or2、异或门xor，并调进2个输入引脚input和4个输出引脚output，如图12所示。
图11 符号选择窗口图12 添加进设计窗口的元件双击输入输出引脚上的名字（例如左上角的引脚中的pin_name）,可以更改引脚名，如图13所示。
我们在此依次将各个引脚名更改为k0、k1、dr0、dr1、dr2、dr3，如图14所示。
图13 更改引脚名图14 完成更改引脚名把鼠标光标放在引脚或元件符号的连接端上时，光标会变成十字形状示，此时按下鼠标左键不放，可进行连线，如图15所，当移动到另一端点时，松开左键，即完成连线，如图16所示。
按图17完成所有的连线，并以mylogic_sch为文件名（会自动添加.bdf的扩展名）保存文件，如图18所示，在其中默认选择上了Add file to current project选项，将会添加进当前工程当中。
图15 开始连线图16 完成连线图17 完成所有的连线图18 保存文件5. 分析设计分析设计这个步骤不是必需的，但是通过分析设计，可以对设计文件进行错误检查，并给出相应的提示、警告、错误等信息，检查过后，还可以提取出整个工程的结构层次、端口列表等信息，方便进行引脚锁定。
如果直接对工程进行完整的编译，将会耗费比较多的时间，并且修改锁定引脚后，还是得完整编译一次。
运行菜单命令Processing->Start->Start Analysis & Elaboration，对设计进行分析，分析完成后，弹出一完成提示对话框，如图19所示。
点击确定后，可查看自动打开的编译报告，如图20所示。
图19 分析完成提示图20 分析完成后的编译报告6. 功能仿真运行菜单命令File->New，或点击工具栏上的按钮，打开新建文件对话框，选择Other Files标签页下的Vector Waveform File文件类型，如图21所示，然后点击OK按钮。
Quartus将打开一个新建波形文件的编辑窗口，如图22所示。
图21 新建文件对话框图22 波形编辑窗口在Name对应的这一栏下面空白的地方双击鼠标左键，可以打开向波形编辑窗口插入节点或总线的对话框，如图23所示。
点击Node Finder按钮，打开并使用节点查找器来查找添加节点，在Filter这一栏中，选择Pins:all，然后再点击List按钮，即可列出所有的引脚，如图24所示。
图23 插入节点或总线图24 节点查找器在节点查找器中，查找出来的符合匹配条件的节点列在左边的Nodes Found 栏中，选择待添加的节点，然后点击中间的>按钮，即可把其添加到右边的Selected Nodes栏中作为选中节点，如果要把左边所有节点都添加到右边作为选中节点，则只需要点击中间的>>按钮即可。
相反的，<按钮和<<按钮则是把右边的Selected Nodes栏中的选中节点去掉。
我们在此把所有的引脚节点都添加到右边作为选中节点，如图25所示。
然后点击OK按钮，返回到节点查找器中，如图26所示。
图25 添加所有引脚节点图26 选择了节点的插入节点对话框在选择了节点的插入节点对话框中，点击OK按钮，即可返回到波形编辑窗口，并将选中的节点添加到编辑窗口中。
如图27所示。
图27 添加了节点的波形编辑窗口我们在仿真时，只需要设置输入的波形，输出的波形由仿真得到。
设置输入波形时，在输入信号上用鼠标左键框选一个区段，如图28所示，然后点击右边的相应值的按钮即可进行设置，在此，我们把这段选中的区域设为高电平1，则相应点击左边的按钮。
两个输入信号，共有4种电平情况，因此我们如图29所示设置仿真输入波形，在设置时，我们可以利用左边的功能按钮，对波形编辑窗口进行放大或缩小。
图28 选择待设置的信号区段图29 仿真输入波形编辑好输入波形文件后，即可进行保存，在此以mylogic_sch为文件名（会自动添加.vwf的扩展名）保存文件，如图30所示，在其中默认选择上了Add file to current project选项，将会添加进当前工程当中。
图30 保存波形文件运行菜单命令Processing->Simulator Tool，打开仿真器窗口，在Simulation mode中选择Functional类型，如图31所示。
然后点击右边的Generate Functional Simulation Netlist按钮，生成功能仿真所需的网表文件，如无错误，完成后将弹出一如图32所示的提示成功生成功能仿真网表的对话框，点击上面的确定按钮将其关闭。
然后点击下面的Start按钮，即可开始仿真，仿真结束后，将弹出如图33所示的提示成功仿真的对话框，点击上面的确定按钮将其关闭。
在仿真器窗口中点击下面的Report按钮，可以打开查看功能仿真的结果，如图34所示，仔细检查各输出信号的波形是否与期望的一致，如无错误，可将其关闭。
图31 仿真器窗口图32 成功生成功能仿真网表图33 成功仿真图34 功能仿真结果7. 修改工程设置工程设置包含有很多不同的方面，其默认值或自动分配值在不同的工程中并不一定能满足我们的期望，当和我们的期望值不一致时，就需要进行修改。
建立工程过后，一般需要对工程的某些设置进行修改，使其满足我们期望的要求。
修改过后，才进行完整的编译。
(1)锁定引脚锁定引脚是将设计当中的输入输出等端口（例如前面例子当中的k0、dr0）和FPGA实际引脚（175引脚、64引脚）锁定对应起来，最终编译实现过后，在FPGA锁定的引脚上实现对应端口的功能。
如果是在已经做好的FPGA电路板上进行FPGA程序设计，锁定引脚是必需进行的一项工程设置。
运行菜单命令Assignments->Pins，可打开Pin Planner窗口进行引脚锁定设置，如图35所示。
图35 Pin Planner窗口在每个端口对应的Location栏中双击，即可打开下拉列表进行引脚选择，选择完之后点击其他地方即可进行确定，如图36所示。
图36 选定引脚根据图1所示的实际情况给每个端口锁定引脚，全部设置好后如图37所示。
设置好后，可以关闭Pin Planner窗口。
图37 全部锁定引脚(2)修改器件与引脚选项运行菜单命令Assignments->Device，可打开工程设置窗口器件属性页，如图38所示。
图38 工程设置窗口器件属性页点击其中的Device and Pin Options按钮，可打开器件与引脚选项窗口，默认打开的是General标签页，如图39所示，在其中可以进行一些全局的器件与引脚选项设定。