4 结束语
1 bit 解调算法应用于全数字 P/ 4- DQPSK 调制解 调, 大大简化了解调部分的数据处理, 但是牺牲了误码 率, 其误码率比传统的 8 bit 的 P/ 4-DQP SK 差 1. 5 dB。 F PGA 硬件实现过程中, 对 1 kHz 时钟用做 210 进行分 频引起的频偏误差给出了误码率仿真分析, 并提出了 改善的方法信噪比不低 于 15 dB 时, 误码率可达 10- 7, 不失为一种有效方法。
图 2 x 和 cos $ U 的判决空间
2 1 bit 算法的误码率分析[ 2]
在调制解调过程中不可避免会混入噪声, 其中主
要是高斯白噪声, 信道带宽有限、高斯白噪声通过窄带 系统时, 就形成窄带高斯噪声。可表示如下:
Jiang Na, Zhong Hongsheng ( Universit y of Elect ronic Science & T echnology of China, Chengdu 610054, China)
从图 5 可以看出, 在信噪比 E b/ N 0= 14. 2 dB 时, 1 bit 算法理论上的误码率可达 10- 6; 由于频率偏差的 存在, 实际误码率为 10- 4。硬件实现中用 8 位计数器 实现 0~ 255 循环计数来进行 256 分频, 为了让分频引 起的误码率在容忍的范围内, 即 E b/ N 0= 14. 2 dB 时, P e= 10- 6; 不断调整频率偏差, f clkpn- f clkd= 8. 0 kH z
图 1 全数字 P/ 4- DQPSK 调制解调实现框图
进行 P/ 4- DQ PSK 解调时采用 1 bit 算法[ 1] 。该算
法可以 不 需 要与 调 制 时的 8 bit D / A 转 换 器相 应 的
8 bit A/ D 转换器, 模拟中频信号经过电压比较器送入
F PGA 芯片, 解调输入端的数据为 1 bit 。经中频差分
关键词: 差分四相移相键控, 调制解调, 误码率, 现场可编程门阵列 中图分类号: T N914. 3
0引言
P/ 4- 差分四相移相键控( DQPSK) 是 一种正交相 移键控调制方式, 具有比正交相移键控 ( QPSK) 更小 的包络波动和比最小高斯相移键控( GMSK) 更高的频 谱利用率。在多径扩展和衰落的情况下, P/ 4- DQPSK 比交 错正 交 相 移键 控 ( OQPSK) 的 性 能 更好。P/ 4DQPSK 能够采用非相干差分解 调, 不必 恢复相干载 波。P/ 4- DQPSK 已应用于美国的 IS- 136 数字蜂窝系 统、日本的个人数字蜂窝系统( PDC) 和美国的个人接 入通信系统( PACS) 中。
[ 5] 陆 涛, 虞忠辉, 汪小宁. 基于 FPGA 的 Q PSK 调制器的实 现. 通 信技术, 2002, ( 12) : 23~ 24, 31
BER Analysis of P/ 4-DQPSK Modulation & Demodulation in Hardware Realization
数字通信系统中, 现 场可编程门阵列 ( F PGA) 的 应用相当广泛, 它的可编程特性带来了电路设计的灵 活性, 缩短了产品的投入市场的时间。本文主要讨论 P/ 4- DQPSK 调制解调在 FP GA 实现中的误码分析, 提 出了改进方案, 通过仿真分析达到了改善其误码率的 效果。
1 P/ 4-DQPSK 的 1 bit 解调
[ 3] Weber J, Dahoun N . Implementing a P/ 4- shifted DQPSK Baseband M odem U sing the T M S320C50. ESI EE. Paris ( F rance) , 1996
[ 4] 王永和, 卜长 堃. 采用 FPGA 实 现 P/ 4- DQ PSK 调制 器, 北 方交通大学学报, 2000, 24( 5) : 53~ 57
QP SK 相差近 4 dB。可以定性地了解产生的原因, 模
拟中频信号通过比较器, 可用数字信号的 0、1 表示, 相 当于将正弦波变为方波, 从频域来看增加了很多谐波
分量。
图4为通过比较器的中频信号频谱, 中频为
# 40 #
图 3 静态高斯噪 声下的 1 bit 解调的误 码率
图 4 中频信号频谱
第 30 卷第 12 期
蒋 娜, 等: P/ 4- DQ PSK 调制解调硬件实现中的误码率分析
# 通信技术#
- 7. 9 kHz= 0. 10 kH z 时, 误码率基本上可以满足实 际的传输需要。f clkd在 7. 9 kHz~ 8. 0 kH z 之间时, 误 码率在可接受的范围内。根据这个范围将分频改为: 2 MH z 经过 4 @ 63= 252 分频得到 f clkd= 7. 936 kH z。
[ 2] M iller L E, L ee J S. BER o f Expression for Differ entially Detected P/ 4- DQP SK M odultio n. I EEE T r ans on Communications, 1998, 46( 1) : 71~ 82
第 30 卷第 12 期 2004 年 12 月
电 子工 程 师 EL ECT RON IC EN GIN EER
Vol. 30 No . 12 Dec. 2004
P/ 4-DQPSK 调制解调硬件实现中的误码率分析
蒋 娜, 钟洪声
( 电子科技大学电子工程学院, 四川省成都市 610054)
=摘 要> 介绍了全数字 P/ 4 差分四相移相键控的( DQP SK) 调制解调电路原理, 应用最新提出 的 1 bit 解调算法成功实现解调, 该算法大大简化了解调部分的数据处理。分析了新的 1 bit 解调算法 理论误码率, 比传统的 8 位 P/ 4- DQPSK 差 1. 5 dB。当信噪比不低于 15 dB 时, 该算法误码率可达 10- 7, 仍是一有效解调方法。在 Xilinx ise 5. 2 开发环境下用 VHDL 语言实现调制解调, RT L 仿真结 果有误码存在, 分析发现实现过程中将 1 kHz 时钟用做 210 ( 1 024) 进行分频引起了频率误差, 对该误 差带来的误码进行仿真分析, 同时提出改进的方案, 即分频设计时让计数器在 0~ 2n - x 之间循环计 数, 通过仿真证明该方案达到了预期的减小误码率的效果。
分频计数器用 n 位二进制数表示, 通常需分频时 钟多少k 、M ( k 、M 类似于计算机中的含义, 即 k = 210 ( 1 024) , M = 220( 1 048 576) ) , 这样, 计数器可以 0~ 2n 循环 计数, 实 现方便 。实际 晶振的 1kHz= 1 03Hz, 1 MH z= 106 Hz, 分频后信号的偏差引起电路性能下 降, 分频设计时让计数器在 0~ 2n - x 之间循环计数, 以补偿偏差。
图 5 频率偏差为 0. 187 5 kHz 的误码率
图 6 是信噪比为 14. 2 dB 时, f clkd 和误码率的关 系。/ * 0是未改善的情况; / o0改善后的情况。f clkd和 f clkpn 的偏差越大, 误码率越大。改善后的误码率= 5 @ 10- 6, 下降了近 20 倍。
图 6 改善前后的 clkd 和 BER 关系曲线
的 cos$ U、sin$U具有相同的判决区间, 因此, 1 bit 解
调算法可以成功实现 P/ 4- DQPSK 的解调, 大大简化
了解调部分的数据处理。
收稿日期: 2004- 09- 14; 修回日期: 2004- 10- 21
# 39 #
# 通信技术#
电子 工程 师
2004 年 12 月
455 kH z, 谐波分量增加, 为了能正确恢复信号需要高
图 1 为全数字 P/ 4- DQP SK 调制解调实现框图。 串行数据串/ 并变换分成 I , Q 两路信号, 对其进 行 P/ 4- DQPSK 星座点的映射, 为了与载 波的速率相 匹配, 必须对 I , Q 两路信号增采样( 内插) , 成形滤波 可以减小码间干扰和抑制带外辐射, 设计采用升余弦 滚降滤波器, 与载波的采 样信号相乘完成调 制部分。 调制输出的信号经 8 bit 的 D/ A 转换器转换成为模拟 中频信号, 送入后续的上变频电路处理。
检测、低通滤波后, I , Q 通道的信号 x , y 为:
E x =
] n= 1
1 2n - 1
2cos[ ( 2 n - 1) $U]
( 1)
]
E y =
n= 1
1 2n- 1
2cos ( 2n - 1)
$ U-
P 2
( 2)
式中: $U= Uk - Uk- 1, 为前后两个码元的相位差。
从图 2 可以看出 x 、y 与传统的 P/ 4-DQP SK 解调
Eb
Pe=
Q
2 E0
E]
12
P
1+
cos ( 2 n - 1) -
n= 1 2n - 1
4
E]
12
P
1- n = 1 2n - 1 cos ( 2 n - 1) 4
2 1/2
( 4)
从图 3 所示的仿真误码率波形可看出, 1 bit 解调
算法的误码率要比 8 bit 的 P/ 4- DQP SK 差 1. 5 dB, 比
解调输入端的信号叠加上噪声, 其 I 、Q 两路信号
加上接收信号延迟 1 个码元的两路信号, 构成一个 4
元高斯随机矢量 L。x 、y 可以用 L 表示, 通过求矢量 的均值和方差, 可以得到其概率密度函数, 进而算得相
关输出的 x 、y 的联合条件特征函数。差分接收判决