例如，A = B • C + E * /F；
A为输出（运算结果）， B、C、E、F为输入，• 、+、 / 分别代表与、或、非运算符；
运算符的优先级：非运算最高，与运算次之，或运算最低。 这一逻辑运算功能，显然可以用 与门、或门、非门来实现。
5. 逻辑功能的表示和等效电路
逻辑功能可以选用布尔代数式表示， 卡诺图表示， 真值表 表示，或者用线路逻辑图表示。 真值表 与门、 或门、 非门 的图形符号： A B X X=A•B X= A•B 0 0 0 A A A X X X 0 1 0 B B 1 0 0 非门 与门 与非门 1 1 1 A B 0 0 0 1 1 0 1 1 X 1 1 1 0
数据输出端 Vcc 16 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
139 为两个独立的二- 四译码器。
每个译码器在信号 G 的控制下，执行译码 或者不执行译码。 仅当控制信号G 为低电平时，译码器正 常译码，依据 A、B 的值，4 个输出信号中 的一个为低电平，其余 3 个为高电平。 否则就不执行译码， 4 个输出信号都为 高电平。例如： /1Y0 = /1G * /1A * /1B
2. 晶体三极管和反相器电路
在半导体的基体上，经过人工加工，可以生产出三极管， 它类似于 2 个背向相连接的二极管，有 3 个接线端，分别被称 为集电极、基极和发射极，其特性是：
电源
输入电平 = 0.7 V, 三级管导通， 使输出电平为 0 V ； 输入电平 = 0 V , 三级管截止 ， 使输出电平 > 4 V ； 这已经构成了反相器线路, 完成逻辑取反功能。
一位加法器的逻辑线路图
Xn Yn Cn
. . .
.
..
. . . . . . .+Fn
+
Cn+1
2. 译码器和编码器
译码器电路，实现对 n 个输入变量译码，给出2n 个输出信号，每个输出信号对应 n 个输入变量的一个 最小项。是否需要译码，通常可以用一或几个控制信 号加以控制。译码器多用于处理从多个互斥信号中选 择其一的场合。 编码器电路，通常实现把 2n 个输入变量编码成 n 个输出信号的功能，可以处理 2n 个输入变量之间的优 先级关系，例如在有多个中断请求源信号到来时，可 以借助编码器电路给出优先级最高的中断请求源所对 应的优先级编码，实现这种功能的电路通常被称为优 先级编码器。
多位的 ALU 不仅要产生算术运算、逻辑运算的结果，还要 给出结果特征情况，例如算术运算是否产生了向更高位的进位， 结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑 运算通常只能检查结果是否为零，不存在进位和溢出等问题。 要 ALU 运算，就涉及选择参加运算的数据来源，要完成的 运算功能，结果的处置方案，特征位的保存等多方面的问题，要 有办法控制 ALU 的运行状态。
1. 2. 3. 4. 5. 6. 7. 8.
计算机中常用的逻辑器件
计算机中常用的逻辑器件，包括组合逻辑和时序逻辑电路 两大类别；也可以划分为专用功能和通用功能电路两大类别。
组合逻辑电路的输出状态只取决于当前输入信号的状态， 与过去的输入信号的状态无关，例如加法器，译码器，编码器， 数据选择器等电路； 时序逻辑电路的输出状态不仅和当前的输入信号的状态有 关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆 功能，最基本的记忆电路是触发器，包括电平触发器和边沿触 发器，由基本触发器可以构成寄存器，计数器等部件； 从器件的集成度和功能区分，可把组合逻辑电路和时序逻 辑电路划分成低集成度的、只提供专用功能的器件，和高集成 度的、现场可编程的通用功能电路，例如通用阵列逻辑GAL， 复杂的可编程逻辑器件 CPLD，包括门阵列器件FPGA，都能 实现各种组合逻辑或时序逻辑电路功能，使用更方便和灵活。
8 GND
数据输出端
3. 数据选择器
数据选择器又称多路开关，它是以“与-或”门、 “与-或-非”门实现的电路，在选择信号的控制下，实 现从多个输入通路中选择某一个通路的数据作为输出。 在计算机中，按照需要从多个输入数据中选择其 一作为输出是最常遇到的需求之一。例如，从多个寄 存器中，选择指定的一个寄存器中的内容送到 ALU 的 一个输入端，选择多个数据中的一个写入指定的寄存 器，选择多个数据中的一个送往指示灯进行显示等。
一位加法器的设计过程
其设计过程可以通过如下3步完成： （1）写出加法器逻辑的真值表； （2）由真值表推导出对应的逻辑表达式； （3）对得到的逻辑表达式进行一定目的的化简或优化，以便选 用基本逻辑门电路实现加法器。
Xn 0 0 0 0 1 1 1 1 Yn Cn 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Fn Cn+1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
与门
A B 0 0 0 1 1 0 1 1
X 1 1 1 0
X=A•B
A B
与非门
X
用于写出功能需求
7. 基本定理和常用公式，逻辑化简
A+0=A A•0=0 A+A=1 A•A=0
A+1=1
A+B=B+A
A•1=A
A+A=A
A•B=B•A
A•A=A
A=A
(A+B)+C=A+(B+C)
(A•B) •C=A•(B•C)
总线 /G1 A B /G2 C /G3
例如，当控制信号 /G1为低 电平， /G2 和 /G3为高电 平时，三态门的输入 A 被 送到总线上，另外两个三 态门的输出处于高阻态。
二. 计算机中常用的逻辑电路
专用功能电路 加法器和算术逻辑单元 译码器和编码器 数据选择器 触发器和寄存器、计数器 阵列逻辑电路 存储器芯片 RAM 和 ROM 通用阵列逻辑 GAL 复杂的可编程逻辑器件 CPLD: MACH器件 现场可编程门阵列 FPGA 器件
乘除法运算，也可以通过多次的循环迭代利用加法器完成。
加法器和算术逻辑单元
计算机不仅要完成对数值数据的算术运算功能，还要完成 对逻辑数据的逻辑运算功能，例如与运算，或运算等等。
在计算机中，通常会把对数值数据的算术运算功能和对逻 辑数据的逻辑运算功能，合并到一起用同一套电路实现，这种电 路就是算术逻辑单元，英文缩写是 ALU，用与、或、非门等电 路实现，其设计过程和逻辑表达式在数字电路教材中有详细说明， 这些内容是 “数字逻辑和数字集成电路” 的重点知识。
Y0 A B
Y1
Y2
Y3
Y4
Y5 Y6
SN74lS138
C G2A G2B G1
Y7
1 A
2 B 选择
3 C
4 G2A
5 G2B 允许
6 G1
7 Y7 输出
8 GND
允许 Vcc 16 2G 15 2A 14 选择 2B 13 2Y0 12 数据输出端 2Y1 11 2Y2 10 2Y3 9
3个输入信号A、B、C，8个译码输出 信号Y0~Y7。 仅当 3 个控制信号G1、G2A、G2B 的组合为 1 0 0 时，译码器正常译码， 依据 A、B、C 的值，8 个输出信号中的 一个为低电平，其余7个输出为高电平。
X=A+B
A X B
X=A+B
A
B X
或门
或非门
6. 真值表和逻辑表达式的对应关系
真值表、逻辑表达式、线路图是有对应对应关系的, 真值表 真值表→表达式→电路图 (用于做出产品)
A B 0 0 0 1 1 0 1 1 X 0 0 0 1
得出用到的基本门 及其连接关系 X = A •B
A B
X
1. 用与逻辑写出真值表中 每一横行中输出为 1 的 逻辑表达式； 2. 用或逻辑汇总真值表中 全部输出为 1 的逻辑。 3. 不必理睬那些输出为 0 的各行的内容，它们已 经隐含在通过 1、2 两 步写出的表达式中。 X= A * B + A * B + A * B
A•(B+C)=A•B+A•C
A+A•B=A
A+ B•C=(A+B) •(A+C)
A•(A+B)= A
A+A•B=A+B
A• B = A+B
A•(A+B)=A•B
A+B=A• B =A+B = A•B
例如：A•B+A•B+A•B = A•(B+B) +A•B=A+A•B
8. 三态门电路
三态门电路是一种最重要的总线接口电路，它保留 了图腾输出结构电路信号传输速度快、驱动能力强的特 性，又有集电极开路电路的输出可以“线与”的优点， 是构建计算机总线的理想电路。 “三态”是指电路可以输出正常的 “0” 或 “1”逻 辑电平，也可以处于高阻态，取决于输入和控制信号。 为高阻态时， “0” 和 “1”的输出极都截止，相当于与 所连接的线路断开，便于实现从多个数据输入中选择其 一。
4. 逻辑运算与数字逻辑电路
5. 逻辑功能的表示和等效电路 6. 真值表和逻辑表达式的对应关系 7. 逻辑运算的基本定理、常用公式和逻辑化简 8. 三态门电路
1.
晶体二极管及其单方向导电特性
通常情况下，可把一些物体划分成导体（双向导电）和 绝 缘体（不导电）两大类。在这两类物体的两端有电压存在时， 会出现有电流流过或无电流流过物体的两种不同情形。 人们也可以制作出另外一类物体，使其同时具备导体和绝 缘体两种特性，其特性取决于在物体两端所施加电压的方向， 当在一个方向上有正的电压（例如 0.7V）存在时，可以允许电 流流过（如图所示），此时该物体表现出导体的特性； 而在相反的方向上施加一定大小的电压时， + 该物体中不会产生电流，表现出绝缘体的 的特性，即该物体只能在单个方向上导电， 电流 i 这样的物体被称为半导体。制作出的器件 被称为二极管。