图4.3.6
3位二进制（3线－8线）译码器的框图
优点：结构简单。 两个严重的缺点： 1、电路输入电阻较低而 输出电阻较高。 2、输出的高、低电平信 号发生偏移。
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
四、用译码器设计组合逻辑电路

例4.3.3 P186-189
4.3.3 数据选择器

一、数据选择器的工作原理 P188
图4.3.21
双4选1数据选择器74LS153
例4.3.4 用两个带附加控制端的4选1数据选择器 组成一个8选1数据选择器
二、用数据选择器设计组合逻辑电路

例4.3.5 用4选1数据选择 器实现例4.2.2的交通信 号灯监视电路。
例4.3.6 P190
图4.3.24
例4.3.6的电路
4.3.论是加、减、乘、除， 在数字计算机中都是化做若干步加法运算进行的。加法 器是构成算术运算器的基本单元。 一、1位加法器 1、半加器

不考虑来自低位的进位将两个1位二进制数相加。
图4.3.25
图4.3.13 液晶显示器的结构及符号 （a）未加电场时 （b）加电场以后 （c）符号
液晶优点：功耗极小。
缺点：亮度差，响应速度低。
A=0, 不工作
A=1，工作
图4.3.14 用异或门驱动液晶显示器 （a）电路 （b）电压波形
2. BCD –七段显示译码器
图4.3.15
BCD－七段显示译码器的卡诺图
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
二－十进制译码器74LC42
三、显示译码器

1、七段字符显示器 LED,LCD
图4.3.12 半导体数码管BS201A （a）外形图 b）等效电路 工作电压低、体积小、 寿命长、可靠性高、响 应时间短、亮度较高。 但工作电流较大。
例4.3.1 用两片74HC148接成16线-4线优 先编码器 1、芯片1的 Ys连接芯片2 的S。
2、芯片1的 YEX作为编 码输出最高 位。
图4.3.4
用两片74LS148接成的16线－4线优先编码器
图4.3.5
二－十进制优先编码器74LS147的逻辑图
4.3.2 译码器

一、二进制译码器
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
二、逻辑功能的描述

逻辑图，逻辑函数表达 式或逻辑真值表。
S ( A B) CI CO ( A B)CI AB
y1 f1 (a1 , a2 ,...,an ) y f (a , a ,...,a ) 2 2 1 2 n . ym f m (a1 , a2 ,...,an )
4.2.2 组合逻辑电路的设计方法
图4.2.2
组合逻辑电路的设计过程
工艺设计：设计印刷电路板、机箱、面板、电源、显 示、控制开关等，最后是组装、调试、老化、检验等。
例4.2.2 红绿灯故障状态检测
图4.2.3 交通信号灯的正常工作状态与故障状态 解的过程：1）逻辑抽象。2）写出逻辑函数式。3）选定器 件。4）将逻辑函数式简化。5）根据简化后的逻辑函数式画 出逻辑电路图。6）得到电路。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：




1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
二、多位加法器

1、串行进位加法器（速度慢）
图4.3.28
4位串行进位加法器
2. 超前进位（快速进位）加法器

目的：为了提高运算速度，需要在相加开始就知 道高位的进位输入信号。方法是通过逻辑电路事 先得出每一位全加器的进位输入信号，无需从低 位向高位传递。
图4.3.29
LT’：灯测试输入 RBI’：灭零输入 BI’/RBO’灭灯输入/灭零输出
图4.3.16
BCD－七段显示译码器7448的逻辑图
图3.3.16
7448的输入、输出电路
（a） BI / RBO 端（b）输入端 （c）输出端
图4.3.18
用7448驱动BS201的连接方法
图4.3.19
有灭零控制的8位数码显示系统
对于复杂的组合逻辑，通常采用”自顶向下”与“自底向上”相 结合的设计方法。
4.3 若干常用的组合逻辑电路

4.3.1 编码器Encoder 一、普通编码器
图4.3.1 3位二进制（8线－3 线）编码器的框图
图4.3.2
3位二进制编码器
二、优先编码器
图4.3.3
8线－3线优先编码器74LS148的逻辑图
半加器（a）逻辑图 （b）符号
2. 全加器

在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所 用的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
Y=F(A)
图4.1.1
组合逻辑电路举例
图4.1.2
组合逻辑电路的框图
4.2 组合逻辑电路的分析方法和设计方法

4.2.1 组合逻辑电路的分析方法 通过分析找出电路的逻辑功能。 通常的分析方法：


从电路的输入到输出逐级写出逻辑函数式, 得到逻辑函数式， 然后用公式化简法或卡诺图化简法将得到的函数式化 简或变换，使逻辑关系简单明了。 有时还可将 逻辑函数式转换为真值表的形式。