• （4）BCD码计数器 • • 4518和4520的真值表 • ]、=ENR输出上升沿10+10下降沿0+1下降沿×0不变× 上升沿0不变上升沿00不变1下降沿0不变××1Q0~Q3 为0计数器由BCD码“0000”计数到“1001”时代表十进 制从“0”计数到 “9”，向高位进位发生在“9+1=10”的 时候，也就是BCD码“1001”向“0000”跳变， Q3由高 变低的时候，故高位计数器要用低位计数器Q3的下降 沿作为进位脉冲。为了满足这一要求，个位、十位和百 位的进位信号都从本级的Q3接到高位的EN端，并将各 计数器的CLK端接地，用清零脉冲控制复位端（R）。 构成4级十进制计数器电路如图6.6.7所示。该电路个位 计数器输入信号和控制信号的接法也应满足这样的逻辑， 这是因为输入信号在整形电路中经过了反相，为保证计 数的准确性，应该用输入信号的下降沿触发计数，故应 从EN端接入输入信号，同时将闸门信 • 号用74LS14反相后接入最低位十进制计数器的CLK端。
课程设计题目：频率计电路设计
• 设计目的 • 1. 掌握低频数字频率计的设计原理与设计 方法 • 2. 学会安装与调试数字电路的方法与步骤 • 3. 熟练掌握计数、锁存、译码、显示电路 的应用
• 设计任务与要求 • 1．测量信号范围:方波、正弦波；幅度0.55V；频率：1-9999Hz; • 2．最大读数；9999 Hz，用四个数码管显 示，误差控制在1%； • 3．应用中、小规模集成电路设计数字频率 计
• 选用32.768MHz晶体，经4060芯片的14级二分 频之后，在第三脚只能得到2Hz频率信号，要想 得到宽度为1秒的闸门信号，还需要两极二分频 器，所以在4060的Q14输出端（第三脚）又串入 一只双4位二进制计数器4520。4520的R端为高 电平时各个输出端均复位为0，R端为底电平时， 有两种可以让计数器计数的方法：一是EN端保 持高电平时CLK输入端每输入一个脉冲的上升沿， 计数器均可加1。二是当CLK保持底电平时EN端 每输入一个脉冲的下降沿，计数器可加1。所以 按图6.6.3的接线方法，从4520的Q1输出端的信 号就是再经过四分频的正负半周均为1秒的方波 信号。其中脉宽为1秒的正信号就是闸门信号 （Gate）。
• （5）锁存器 • 输入输出LEDQLHHHLHLLLL×锁存H××高阻 74LS373用于数据所存。它具有三态输出的八D 透明锁存器，输出端为Q0~Q7。 • 为低电平时，Q0~Q7为正常逻辑状态。为高电 平时，Q0~Q7呈高阻态。 • LE为高电平时，Q随数据D而变。LE为低电平时， Q被锁存。 • 74系列集成电路的电源额定值为+5±0.5V。超 过5.5V会烧毁器件，低于4.5V不能正常工作。在 进行实验时必须当心。 • 74LS373为20脚双列直插集成电路，20脚接+5V， 10脚接地，其余引脚定义见图6.6.8。
• （6）译码驱动器 • 共阳极型数码管显示器译码驱动电路常用74LS247， 它是双列直插16引脚集成电路，16脚接VCC，8脚接地， 其余引脚的定义如图6.6.9所示。真值表见表6.6.4。 • 74LS247为集电极开路输出的BCD-7段译码/驱动器。 输出端a~g为低电平有效，能带动24mA的灌电流（电 流从输出端流入）负载，可直接驱动指示灯或共阳极数 码管。 • *对十进制数0~15进行译码驱动输出时，（消隐）应为 高电平或开路。 • *对十进制数0进行译码驱动输出时，还要求（脉冲消隐） 应为高电平或开路。 • *当（消隐输入）为高电平或开路时，（灯测试）的低 电平可使a~g输出端为低电平。 • 根据以上要求，只要将、和这三个低电平有效的控制端 均接VCC，译码驱动电路即可正常工作。
• U2A也可以选用BCD码计数器4518，为了保证 Q1输出端分频逻辑的正确性，须将4518接成4分 频电路，4518芯片的R、EN、和CLK三脚的控 制逻辑与4520完全一样，所以要改成4分频电路， 须按图6.6.4的方式接线
• （2）锁存清零控制器 • 锁存信号是用来锁存1秒闸门时间内计数结果的，所以应在闸门脉冲结束后产 生锁存信号。清零信号是用来对计数器清零的，必须在锁存信号之后到来。 这一电路可用十进制循环计数器4017来完成。 • 4017是16脚双列直插式CMOS集成电路，有两个控制端，即复位端RST（15 脚）和使能端（13脚）；一个时钟输入端CLK（14脚）；一个进位输出端CO （12脚）和十个循环输出端Q0~Q9。当RST为高时，除Q0输出“1”外，所有 输出端均为“0”，当RST和均为低时，它对CLK端输入的时钟脉冲上升沿进行 循环计数，Q0~Q9依次循环输出高电平。根据这一特点可以设计出锁存清零 控制器电路。 • 来自4520的Q1端的闸门信号是正逻辑信号，闸门开启期间为高电平，这时 4017的Q1端为“0”，计数器可以正常计数。闸门信号结束后计数停止，4017 开始工作，来自4060的Q13端的脉冲重复频率比闸门信号低8倍，第二个脉冲 上升沿使4017的Q1变高，将计数器中的数据锁存在锁存器中。第三个脉冲上 升沿使4017的Q2变回低电平，Q1变成高电平，锁存器中的数据不变，但计数 器被清零。第三个脉冲上升沿使Q0和Q1均变低，锁存器中的数据仍然不变， 计数器保持“0”状态，但由于这时的闸门信号仍然是低电平，所以计数器并不 计数。 • 到第八个脉冲结束时，4017只循环到Q7为高电平，还没有轮到Q0第二次变高， 第二个闸门脉冲就开始了，计数器重新开始计数。 • 在计数器计数期间，由于锁存信号始终为低电平，锁存器中的数据仍然是前 一次锁存的结果，一直保持到计数结束，锁存脉冲到来，锁存器中的数据才 被更新。
频率计电路设计
• 1基本工作原理 • 首先有准确的频率源，用它产生的频率信号经 过分频电路后得到标准时间等于一秒的闸门信号， 并在闸门信号的后沿由锁存清零控制器产生锁存 信号使锁存器锁存数据、产生清零脉冲使计数器 清零，以便下一次重新开始计数。 • 被测频率信号在闸门开启的一秒钟内可以通过闸 门电路进入BCD码计数器进行计数，当闸门信号 的后沿到来时计数器停止计数，同时在锁存信号 的控制下将计数结果锁存在锁存器中，被锁存的 数据经译码驱动电路译码后驱动数码显示电路。
• 将4017构成的时序控制器电路连接好并与振荡 分频电路对接，通电后在4017的14脚（CLK）、 15脚（RST）、2脚（Q1）和4脚（Q2）应能用 示波器看到4Hz方波信号、倒相前的闸门信号、 锁存信号和清零信号，波形和时序如图6.6.11所 示
• 。 • 图6.6.11 控制电路4017各引脚的控制波形 • 如果波形正常，将这三个信号用导线连接到相应 的控制端后，计数器即可正常工作。
• • • • • • • • • • • • • •
附1： 设计报告要求 1. 根据技术指标选定实现方案。 2.说明所选电路的组成及工作原理，并绘出原理框图。 3．主要电路的设计计算和元器件选择。 4．画出实际电路图，（用mutisim绘图软件绘制并仿真）。 5．列出元器件清单。 6. 拟订调试方法和步骤。 7. 拟定技术指标的测试方案，给出相应的测试用数据表格。 附2： 拓展设计报告要求 简述设计方法，绘制最终电路图。 绘出各级电路的输入输出波形。 各项测量数据及技术指标的实测结果。 技术指标中有要求时，绘制相关的曲线并进行分析。 将拓展设计报告作为附件附在设计报告之后。
• 2 电路分析与设计 • （1）晶体振荡器和分频器 • 用内含非门电路的集成芯片4060外加石英 晶体的方法构成晶体振荡器，4060是16脚 双列直插式CMOS集成电路，内含6级反向 器、一级施密特反向器和14级串行2分频电 路，其中Q4~Q10和Q12~Q14共10个引脚 有输出端。最大分频比是1/16384。11脚是 时钟输入端（Clock-in），12脚是复位端 （Reset），这两个信号与各级分频输出之 间的关系见表6.6.1。
• （3）限幅整形电路 R 1 2 U Uo • 频率计的输入信号是各种各样的， i 1kΩ 既可能有正弦波、矩形波和三角 74LS14 5V 波，也可能有各种周期的、非周 期的脉冲波和奇异波。无论什么 波形，要计数准确，起码的条件 •本电路属于原理型简易 是信号的信噪比必须足够大。输 试验电路，可不考虑前 入级阻抗要足够高，而且当信号 置放大器，仅考虑限幅 幅度很高时输入级电路不能被烧 和整形电路，故可选用 毁。因此在信号输入端应有一级 图6.6.6所示电路。内带 施密特电路的74LS14将 高阻输入低噪声前置放大器和限 限幅后的信号变成方波 幅器，并且应有一级整形电路， 并反相后输出。 把各种输入信号变成比较规范的 矩形波。
• • • • • •
•
• • • • •
设计课题 函数波形发生器和频率计设计 一 设计的目的、技术指标和要求 1 目的 拓展数字模拟集成电路的应用知识。 2 技术要求 （1）设计一个简易频率计，要求有4位十进制数码显示， 可测量函数发生器的信号频率。 （2）拓展设计出能够产生连续可调的正弦波或三角波 或矩形波或锯齿波产生电路； （3）拓展设计出能够测量方波的周期或脉宽的报告。 完成基本电路（1）的实验，测试指标符合要求，并完 成设计报告。 至少完成一种拓展电路的设计及仿真。
• （7）数码管 • 以共阳极型数码管 为例介绍数码管的 结构和使用方法。 图（a）为0.5英寸 数码管的管脚排列 （俯视）示意图， 图（b）为数码管 的电路标识图。只 要是0.5英寸数码管， 管脚排列都是一样 的，第3脚和第8脚 为COM端，接VCC.
• 共阴极型数码管与共阳极型数码管的区别仅在于 接入电路时的极性不同。共阴极型数码管的 COM端应该接地，而各个字段控制端接高电平 时才能辉光。 • 如果不准备让某个笔段（例如小数点dp）辉光时， 只要将该笔段的控制端悬空或接到COM端即可。 • 0.5英寸数码管每个字段的最大驱动电流不得 超过20mA（≥2mA时即可看见辉光），正常情 况下每个字段上的电压降为1.6~2.8V，所以当电 源电压为5V时，在笔段控制端与驱动电路输出 端之间应该串接一只300Ω~500Ω的限流电阻, 否 则既有可能烧毁数码管，也有可能烧毁驱动电路。