高速缓存 主存储器 联机外存储器 脱机外存储器
4
内存储器的分类
内存储器
随机存取存储器（RAM）
静态存储器（SRAM—Static RAM） 动态存储器（DRAM -Dynamic RAM ）
只读存储器（ROM）
掩模ROM 一次性可写ROM(PROM) 可擦写式EPROM 电可擦写式EEPROM
5
D0 11 D 1 12 D 2 13 GND 14
28 +5V
27
WE
26
CS 2
25
A8
24
A9
23 A11
22
OE
21
A 10
20
CS 1
19
D7
18
D6
17
D5
16
D4
15
D3
地址线： A0------A12 数据线： D0------D7 写允许信号： WE
输出允许信号： OE
选片信号：CS1，CS2
第5章 存储系统
1
§5.1 概 述
2
半导体存储器
存储器是计算机中用来记录信息的设备。 由能够表示二进制数“0”和“1”的、具 有记忆功能的一些物理器件组成。
能存放一位二进制数的物理器件称为一个 存储元。
若干存储元构成一个存储单元。
3
存储器的层次结构
由上至下容量越来越大，速度越来越慢
通用寄存器堆及 指令、数据缓冲栈
D0~D7
A0
A12 MEMW MEMR
A19 A17 A16 A15 A18 A14 A13
D0~D7
A0
•• •
••• A12
WE
OE
&
G1 G2A
Y0 CS1
VCC
&
G2B
CS2
C
B A
21
二、动态随机存储器DRAM
特点： 存储元主要由电容构成，由于电容存在
的漏电现象而使其存储的信息不稳定， 故DRAM芯片需要定时刷新。
F0000H~F1FFFH
A19
A18
A17
A16
&
A15
A14
1
A13
6264 CS1
17
部分地址译码
用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同 的地址范围。
下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。
D0~D7 A0
A12 MEMW MEMR 高位地 址信号
• • •
译码 电路
D0~D7
A• 0
•
• A12
6
2
WE 6
OE 4
CS1
CS2
12
译码电路
将输入的一组二进制编码变换为一个特 定的输出信号，即： 将输入的一组高位地址信号通过变换， 产生一个有效的输出信号，用于选中某 一个存储器芯片，从而确定了该存储器 芯片在内存中的地址范围。
CA送S 行地址
随后，列地址选通信号CAS*有效， 传送列行地地址址，CAS列地*址相当于片选信号
WE=数1 据从DOUT引脚输出
DOUT
有效数据
27
刷新
将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新
28
刷新操作时序
采用“仅行地址有效”TR方C 法刷新 行地址选通RATSR*A有S 效，传送行地址
RAS
TCR列P 地址选通CAS*无效，没有列地址 CAS 芯片内部实现一行存储单元的刷新 地址 TA没SR 有数行地据T址R输AH 入输出
DIN 存储系统中所高有阻 芯片同时进行刷新 DRAM必须每隔固定时间就刷新
全译码示例
A16 E3 A19A18AI1O7A/M16A15AE142A13 138A12～A0
A19 0 0 0 1 1 1 0
A18
&
E1
A17
全0 Y6
地址范围 2764
1C000H
CE
0 0 0 A115 1 1C0
A14
B
A13
A
全1
1DFFFH
A12～A0
16
全地址译码例
所接芯片的地址范围：
10
6264的工作过程
写操作 SRAM 6264写操作时序图
TW写入时间 TWC
地址 从写入命令发出到数据进入存储单 元的时间写信号有效时间
CS TTWACW写入周期
TWR
WE 两次写入存储T器W所允许的最小时间 TDT间W 隔有效地址维持TD的W 时间 TDH
数据 DOUT
DIN
11
6264芯片与系统的连接
22
典型DRAM芯片2164A
2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送，
共用一组地址信号线； 地址信号线的数量仅
为同等容量SRAM芯 片的一半。
23
2164A芯片
2164A外部引线图
24
主要引线
RAS：行地址选通信号。用于锁存行地址；
CAS：列地址选通信号。
13
译码电路
译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器
–常用的2:4译码器：74LS139 –常用的3:8译码器：74LS138 –常用的4:16译码器：74LS154
14
全地址译码
用全部的高位地址信号作为译码信号， 使得存储器芯片的每一个单元都占据一 个唯一的内存地址。
15
主要技术指标
存储容量 存取时间和存取周期 平均故障间隔时间（MTBF）（可靠性） 功耗 CPU读写存储器的时间必须大于存储芯片的 额定存取时间
6
§5.2 随机存取存储器
要求掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
7
一、静态存储器SRAM
地址总线上先送上行地址，后送上列地址，它们
分别在RAS和CAS有效期间被锁存在锁存器中。
WE：写允许信号 WE=O
WE=1
数据写入 数据读出
DIN： 数据输入
DOUT：数据输出
25
工作原理
数据读出 数据写入 刷新
参见其工作时序图
26
2164A的工作过程
读写操操存作 作储RAS地行址地2需址16要4选A读分通操两信作批号时序传R图A送S*有效，开始传
18
部分地址译码例
两组地址： F0000H~F1FFFH B0000H~B1FFFH
A19
A17
A16
&
A15
A14
1
A13
6264 CS1
19
应用举例
将SRAM 6264芯片与系统连接。 要求： 使其地址范围为：38000H~39FFFH。 使用74LS138译码器构成译码电路。
20
应用举例
特点：
存储元由双稳电路构成，存储信RAM芯片6264：
主要引脚功能 工作时序 与系统的连接使用
9
SRAM 6264芯片( 8K×8 )
6264外部引线图 6264芯片的主要引线
NC 1
A 12 2
A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A 0 10