techor ICE™ ARM仿真器用户手册（Version 2.0）深圳技创科技有限公司TECHNIQUE INNOVATOR INC.－© 2003,2004 －第一章概述 (3)1.1 系统配置要求 (3)1.2 设备连接 (4)1.3 电源的使用 (4)1.4 techor ICE™的优点 (4)1.5 内核支持 (5)第二章JTAG口介绍 (6)2.1 接口连接 (6)2.2 接口电平 (7)2.3 TCK信号频率设置 (8)2.4 目标系统设计指南 (9)2.5 RTCK时钟 (10)2.6 JTAG连接转换座 (10)第三章techorICE™介绍 (12)3.1 系统功能层次划分 (12)3.2 软件架构 (12)3.3 远程调试功能 (13)3.4 Server配置 (14)3.4.1自动配置 (14)3.4.2手动配置 (14)3.4.3 IR长度文件 (15)3.4.4配置过程 (16)3.5 多内核目标系统 (16)3.6 系统组成结构 (18)第四章Server program使用指南 (20)4.1 启动Server program (20)4.2Server program菜单介绍 (21)4.2.1工具栏 (21)4.2.2文件菜单 (22)4.2.3视图菜单 (22)4.2.4控制菜单 (23)4.2.5连接菜单 (24)4.2.6设置菜单 (24)4.3Server状态指示 (24)4.3.1配置后的状态 (25)4.3.2连接后的状态 (26)4.3.3激活时的状态 (27)4.4并口设置 (28)4.5时钟设置 (28)4.6运行控制 (29)4.6.1指定各个设备之间的交互方式 (29)4.6.2设置轮询频率 (31)4.7启动选项设置 (32)附录一 TCK频率与设置值转换表 (34)附录二TCK设置值与频率转换表 (37)附录三常见问题 (40)第一章概述本章简单介绍techor ICE™ ARM仿真器的一些基本概念。
系统配置要求设备连接电源的使用techor ICE™的优点内核支持1.1 系统配置要求支持的主机端操作系统：z Windows 95z Windows 98z Windows NTz Windows MEz Windows 2000z Windows XPPC硬件要求：z奔腾233MHz以上CPUz64MB以上内存z200MB以上的硬盘空间z并行端口注意：并口需要在计算机的CMOS中设置好正确的类型后才能正常工作，关于并口设置的相关说明可以参见4.4。
如果使用远程调试功能，计算机还需配置：网卡和相应的驱动程序TCP/IP协议1.2 设备连接图1-1 techor ICE™外观techor ICE™使用标准的25针并口插座与PC机的LPT口相连，到目标板的JTAG接口采用20针IDC宽带线（BT224型）插座。
有的目标板可能使用ARM旧标准的14针JTAG插座，则中间需要一个转换座，2.6专门介绍转换座的使用。
1.3 电源的使用techorICE™采用专用的5V(内正外负)500mA稳压电源供电，这样做的好处是能最大限度地降低目标板与techorICE™之间的相互干预。
JTAG接口数字信号的逻辑电平会随着目标板电源电压的变化而改变。
techorICE™在工作时的一般功耗在0.7W左右。
最大电流不超过300mA。
为了防止异常的电源波动，V2.0版本的techorICE仿真器内部设计了相应的保护电路。
1.4 techor ICE™的优点国内首创的高档内电路：采用高档FPGA＋MCU＋CPLD方式，逻辑元件与微控器协同工作，故能达到极高的下载速度（120KBytes～200KBytes）和单步执行能力（每秒钟可以单步80次）无限次的Firmware升级能力，通过刷新Firmware（Firmware程序提供免费下载）可以支持ARM的未来核心开放的接口，支持多内核系统，允许调试非ARM核心及DSP核心连接简便，兼容大范围使用电压的目标设备（可以支持低至1.2V的核心电压并在1.2V 到5V间自动适应）除JTAG扫描链以外，不占用目标板上的其他任何资源可编程的JTAG位传送速率（可以设置为5KHz～10MHz），以满足不同调试对象的要求完整实现ARM RDI 1.5和RDI 1.51标准，与ARM Multi-ICE™兼容，支持ARM SDT/ADS/RDS及其他遵从RDI接口标准的调试器，techorICE 支持集成开发调试环境有：9ARM SDT, ADS，RDS9EPI EDB9Green Hills MULTI-20009Intel XScale software toolkit9Mentor Graphics XRAY debugger9IAR EWARM9WinCE Platform Builder9特别支持GNU GDB Debugger调试嵌入式Linux(MontaVista/BlueCat/eCos/中科红旗嵌入式Linux/uClinux/SnapGear)采用ARM集成开发调试环境和techorICE™的配置，支持源代码级调试，ARM THUMB 指令混合编译，支持C、C++、汇编语言的交叉调用，支持ROM断点，多个RAM断点，条件断点，单步执行，随程序同步更新并可即时修改变量、寄存器、内存值。
最多可以支持2个硬件断点，硬件断点可以设置成断点（breakpoint）或者观测点（watchpoint）高速通信的调试功能，高达12Mbps，方便快速下载目标程序和调试程序；支持Flash 在线快速烧写功能（通过自编的脚本文件），可省去通用编程器烧写Flash的麻烦 techorICE™使用标准的25芯并口插座和20针的JTAG插座作为接口，并且提供 14针JTAG转20针JTAG的转换座；特设外部稳压电源供电，正常电压范围4.5V到 5.5V 采用JTAG口的菊花链级联方式，支持同一ASIC内多个不同类型的ARM核techorICE™支持所有ARM内核（ ARM7，ARM9，ARM10 ）和XScale内核的处理器，包括：Samsung、ATEMEL、Intel、Cirrus Logic、Sharp、Philips、OKI、Motorola、Infineon、NEC、Qualcomm、LSI Logic、Altera、Linkup、Hynix、Winbond、Triscend、Marvell、ZTEIC ZCP320A等等具有ARM内核的通用微处理器和ASIC等 支持多种操作系统：Windows95/98/NT/ME/2000/XP及Linux对ARM有丰富应用经验的工程师提供全方位的技术支持和软硬件参考设计，资深ARM系统设计师与您交流，使您事半功倍！体积轻巧，性能稳定1.5 内核支持当前版本(version 2.0)的techorICE™支持如下所有版本的ARM内核：ARM7全系列：ARM7TDMI /ARM7TDMI-S /ARM7EJ-S /ARM7TDI-S /ARM720T /ARM740T /SecurCore系列(SC100/SC110/SC200/SC210)ARM9全系列：ARM9TDMI /ARM9E-S /ARM9EJ-S /ARM920T /ARM922T /ARM925T /ARM940T /ARM926EJ-S /ARM946E-S /ARM966E-SARM10全系列：ARM1020T / ARM1020E /ARM10200 /ARM10200E /ARM10220E /ARM1022EIntel® XScale 微架构系列：IOP321 PXA210 PXA250 PXA255 IXP425 80200 80321 IR7所有使用上述一个或多个内核的ASIC和目标系统，都能使用techor ICE™来进行调试工作。
第二章JTAG口介绍这一章主要介绍跟techorICE™相关的JTAG接口知识。
具体的JTAG标准和协议，可以查阅IEEE 1149.1协议。
接口连接接口电平TCK信号频率设置目标系统设计指南RTCK时钟JTAG接口转换座2.1 接口连接这部分主要讲述JTAG口的信号功能及应用说明。
下图是JTAG接口的信号排列示意图：图2-1 JTAG口的信号排列图接口是一个20脚的IDC插座。
下表给出了具体的信号说明：引脚信号名相对仿真器的信号方向信号描述1 VTref 输入接口电平参考电压，通常可直接接电源2 Vsupply 输入电源3 nTRST 输出 TargetJTAG口复位-在目标端应当做上拉处理以防误复位4 GND -- 地5 TDI 输出 TestDataIn-从仿真器输出到目标板，目标板端应当做上拉或者下拉处理6 GND -- 地7 TMS 输出Test Mode Signal-目标板端应当做上拉处理8 GND -- 地9 TCK 输出 TestClock-目标板端应当做上拉或者下拉处理10 GND -- 地11 RTCK 输入 ReturnTestClock-由目标端反馈给仿真器的时钟信号，用来同步TCK信号的产生。
不使用时可以直接接地12 GND -- 地13 TDO 输入Test Data Out-14 GND -- 地15 nSRST 输出/输入Target System Reset-与目标板上的系统复位信号相连。
可以直接对目标系统复位，同时可以检测目标系统的复位情况。
为了防止误触发，目标板端应当做上拉处理16 GND -- 地17 DBGRQ -- 调试ARM内核时不使用18 GND -- 地19 DBGACK-- 调试ARM内核时不使用20 GND -- 地表2-1 JTAG引脚说明2.2 接口电平techorICE™推荐的正常使用电压为2.5 – 5.0V，最大不超过2.0 – 5.5V。
随着电源电压的变化，接口的逻辑高电平和判决门限电平都将随之变化，这使得techorICE™能够与不同电压的目标系统在逻辑上兼容。
下面一张图显示了这种变化关系：图2-2接口逻辑电平变化关系V oh是指techorICE™的输出逻辑高电平。
V i (th) 是输入信号的逻辑判决门限电平。
这两者之间存在下述关系：Vi (th) = 1/2(Voh)2.3 TCK信号频率设置为了与不同速率的目标对象相兼容，JTAG口的通信速率应调整到一个合适的水平。
数据传输速率是由TCK信号的频率来决定的，有两种方法可以调节TCK信号的频率。
(1) 在Server program中手动设置打开菜单设置->JTAG设置，在对应的栏中填入要求的数值。