M8 M6
Mb2 IREF2
Vout1
Vin Iss cloc k
Vout2
M1
M2
Vb1
M4 M b3
M9 M10
M7
M8
Mb1
M11
22
设计的前置放大器
AV
M7 M8 M10 M9
gM 4 gM 0 gM 1
Vom
clk M11
Vop
晶体管 M1,M2,M3,M4
尺寸W/L(m) 2u/180n 600n/180n 500n/180n 4u/300n 1u/180n
+ －
一部分失调电压。
回踢噪声的来源
12
开关电容比较器

在许多A/D转换系统应用中，输入端常会有一个采样保持电路。这样会使得
输入信号在采样时钟相位发生变化时才变化。这种应用的比较器可以采用开关电 容的结构，这是一种将开关电容电路和开环应用比较器相结合的电路。其特点是 可以采用单端结构的电路来比较差分信号，而且很方便使用自动校零技术来消除
VOSlatch
Out+
Latch
Out-
2 Input Re ferred Offset V
OSpreamp

1 2 VOSlatch 2 AV
增益越大越大越好？
预放大级减小比较器输入失调电压原理图

正反馈锁存器前边加一级预放大器，预放大器内部和输出端加载隔离电 路，使得其输出信号多次衰减后到达信号的输入端。加载的隔离电路越 多，回踢噪声衰减的就越大
再生锁存器结构
总的失调电压为 ：
2 V V
OS OS 1
1 2 V OS 2 Alatch
27
输出锁存级的设计和优化
Out+
M27
M28
M29
M30
OutOutm
Outp
Outpb
M M23 M24
P
Outmb
M25
M26
28
电路仿真结果及版图设计
SMIC 0.18μm CMOS 工艺的BSIM3V3 Spice模型，电源电压 为1.8V。论文的设计 仿真是在Cadence全 定制 IC设计平台下完 成，采用的是Spectre 软件。
7
迟滞比较器
非迟滞比较器对含有噪声的输入的响应
迟滞比较器对含有噪声的输入的响应
8
迟滞比较器
VOUT VON
R2
VIN
－ ＋
VOUT
VTRP-
VTRP+ VIN
VIN
R1
＋ －
R1
R2
VOUT
VOL
迟滞比较器传输曲线 外部正反馈实现的迟滞比较器
9
可再生比较器
+ -
+ -
锁存器
+
放大器+正反馈
锁存比较器等效图
M5b clock
静态预放大再生锁存比较器结构
18
预放大再生锁存比较器分类

AB类预放大再生锁存比较器
VDD
◆ 再生过程由两个交叉耦合CMOS 反相器完成。AB类比较器速度比 静态锁存比较器快 ◆ 因为在与输入电容耦合的节点存 在轨到轨信号，这种结构中的回 踢噪声增加 ◆ 差分对的电流仍然镜像到再生 节点 ，功率 更大
17
预放大再生锁存比较器分类

静态预放大再生锁存比较器
◆ 级联的共栅晶体管隔离了再
VDD M2a M2b M3a M3b
生节点的电压变化，减小了 回踢噪声
◆ 总是存在着两条直流通路，
I+in
静态比较器的功耗较大
◆ 复位过程较慢
M1a
M1b
I_in
Out+
Out-
Iss
M5a clock
M4a
M4b
直流失调电压。
Φ1 VC ＋ － Φ2 VIN+ CP ＋ VOS － ＋ － VOUT Φ1
VIN-
开关电容比较器结构 13
几种比较器结构的性能比较

开环比较器，特别是多级开环比较器容易做到高速高精度。然而，由于
这类比较器中运放的增益和带宽的折衷，很难做到超高速。此外，多级 开环比较器相比于其他结构的比较器功耗较大，这限制了这类比较器在
VB
MB I_in Out+ M7 clock
clock M8
I+in
M1
M2
OutM5 M6
clock M3 M4
clock
M9
M10
动态预放大再生锁存比较器结构
20
预放大级的设计与优化

前置放大器的选择
0
1 2 f 0 fu A0
f0
低增益 大带宽
21
常见的几种放大器结构
VDD M3 Vout M1 Vin Iss M2 M4
从功耗的角度，比较器可以分为静态比较器和动态比较器两种

5
开环比较器
这类比较器在理论上可以由单级高增益放大器和由两级或者两级以上 的放大器级联开环应用实现
A0 s 1
A0 s 1
A0 s 1
A0 s 1
A0 s 1
A0 s 1
线型 小信号
线型 小信号
线型 大信号
Vip
M1 M2
vrp vrm
M3 M4
Vim
M7, M9 M8, M10
vbias
M5
vbias
M6
M5, M6 M11
设计的前置放大器结构
23
设计的前置放大器
增益为18dB， -3dB带宽为1.15GHz， 单位增益带宽为9.22GHz， 满足低增益大带宽的要求。
前置放大器的AC曲线
24
设计的前置放大器
预放的失调电压近似为：

2 offset

2 4,6

2 5,7

2 0,3
2
2 1,2 2 11
2 4,6
2Q AV C 2
2 0,3
其中，
2 4.6
2 V 2 A2 AVTN dsat 4,6 N WL WL 4

2 0,3
1 AV
2 2 2 AVTP Vdsat 0,3 A P WL WL 4
增大预放中晶体管的尺寸可以降低失调，在设计的电路中，通过保持运放的 带宽和增益不变，尽量增大晶体管尺寸以减小预放级的失调。
25
再生锁存电路的设计与优化
V + gm v RL C
一般情况下， gm RL 1 ，所以
t D t2 t1 C V2 ln g m V1
锁存比较器小信号模型
11
可再生比较器
VDD
一般来说，锁存比较
器由于其正反馈结构能够
前级等效电路
0
达到很高的速度。然而，
这类比较器却存在较大的
失调电压，其中锁存电路 中的回踢噪声会贡献很大
AV
AV 0 AV 0 S 1 s c 1
VO
VOH
c
定义比较器的最小输入电压为：
t VOL Vi=VP-VN tp t VIH
Vin 最小加在比较器上，比较器的传输时延可写为 当 tP 最大 c ln 2 0.693 c
如果输入是 Vin 最小的 K倍，则传输时延为：
高速CMOS比较器
1
比较器的性能
VO VOH
VP-VN
VOL
比较器理想传输特性
2
比较器的性能（静态特性）
VO VOH
VO VOS VOH
VIL
VIH VP-VN
VIL
VIH VP-VN
VOL
VOL
比较器理想传输特性
包含输入失调电压的比较器的传输曲线
3
比较器的性能（动态特性）
假设比较器差分电压增益Av 可表示为：
VIP M1a M1b VIn
M2b
M2a
M4 latch
Iss
M3a
latch
M5
AB类预放大再生锁存比较器结构
19
预放大再生锁存比较器分类

动态预放大再生锁存比较器
◆ 时钟信号控制着前置放大器和锁 存电路的工作阶段 ，速度快，功 耗小 ◆ 通过差分对M1/M2的寄生电容耦 合到前置运放的输入节点一个很 大的瞬时电流 ，回踢噪声很难得 到消除
1 W12,13 L12,13 VOS1 VTH 12,13 V dsat12,13 2 W L 12,13 12,13
clk M15 M18 OutM19 clk Mp1 Vop S2 M13 clk M22 M21 S1 M12 Mp2 Vom clk M17 M20 Out+ M16
29
电路仿真
正弦输入下比较器的功能仿真结果
幅度为500mV的正弦信号 ，时钟周期为800ps
30
功能仿真
各钟输入下比较器的功能仿真结果
幅度为500mV的正弦信号 ，时钟周期为800ps
31
传输延迟仿真
传输延迟为300ps
比较器的传输延迟仿真结果

预放大锁存比较器原理、分类及结构 预放大级的设计和优化 再生锁存级的设计和优化



输出锁存级的设计和优化
15
预放大再生锁存比较器原理

预放大再生锁存比较器的原理是在再生锁存器前加前置放大器，使比较 器的输入经过预放大器后被放大到足够大后再加到再生锁存器上。 其优点是结合了放大器的负指数响应和锁存器的正指数响应，使输出迅 速的达到要求的电压值，比较器的速度提高。