xxx 研究生射频电路课程报告基于ADS 的低噪放大器设计学生：xxx学号：xxx指导教师：xxx专业：电子与通信工程XxxxxxO 一三年十一月目录 (1)1引言 (2)1.1低噪声放大器设计理论 21.2低噪声放大器设计步骤 21.3本次设计主要性能指标 21.4小结 (3)2低噪声放大器设计 (4)2.1晶体管的选择和下载 42.2直流分析 42.3偏置电路的设计 52.4稳定性分析 62.5噪声系数圆和输入匹配82.6最大增益的输出匹配122.7匹配网络的实现142.8原理图仿真152.9小结 (15)1引言1.1低噪声放大器设计理论低噪声放大器的设计目标就是在选择适当的晶体管后，通过设计合适的输入输出匹配网络来达到极低的噪声系数的同时获得一定的增益，通常在设计中采用折中的方案来达到设计要求。

在LNA的设计中，需要考虑的最重要的几个因素如下：放大器的稳定性：设计射频放大器时，必须优先考虑电路稳定性。

稳定性是指放大器抑制环境变化维持正常工作特性的能力。

在设计中，绝对稳定系数K 必须大于1,放大器才能达到绝对稳定。

放大器的功率增益：对输入信号进行放大是放大器最重要的任务，因此在放大器的设计中增益指标的完成很是重要，而我们通常所说的增益主要指转换功率增益Go 放大器输入输出驻波比：驻波比反映了信源与晶体管及晶体管与负载之间的失配程度，所以设计时要求驻波比要保持在特定指标之下。

放大器的噪声：对放大器来说，噪声的存在对整个设计有重要影响，在低噪声的前提下对信号进行放大是对放大器的基本要求。

1.2低噪声放大器设计步骤晶体管的选择、下载与安装；直流分析；偏置电路设计；稳定性分析；噪声系数圆和输入匹配；匹配网络的实现；原理图仿真。

1.3本次设计主要性能指标中心频率fo=5.8GHz;带宽B=300MHz;增益G=15dB;噪声系数Nf小于等于3dB;Zin=Zout=50Q o1.4小结本次对低噪声放大器的设计，使用Agilent 公司的高级设计软件ADS2009 仿真，首先确定了ATF35176晶体管的静态工作点，得到晶体管ATF35176在直流偏置情况下的小信号电路的模型，然后设计了一个在中心频率为 5.8GHz满足指标要求的低噪声放大器。

2低噪声放大器设计2.1 晶体管的选择和下载低噪声放大器的性能取决于有源器件的噪声特性和匹配网络的设计。

HP 公司的ATF35176是一种低噪声神化钱 PHEMT 器件，在理想的工作点下，在12GHz 以下噪声系数为0.75 dB 以下，是一款适用于工作在2~18 GHz 的低噪声放大器， 所以本设计选择了此种晶体管。

另外考虑放大器的增益指标，由于 ATF35176单 级增益可以达到为18dB,而本设计要求增益达到15dB,所以只需要单级电路就 可以达到指标。

ADS2009自带的元器件库里含有ATF35176元器件模型，不需要下载和安装。

2.2 直流分析设计第一步是确定晶体管的直流工作点，根据ATF35176的datasheet ®置DC_FET 控件的参数，连接原理图后进行仿真。

从 ATF35176的数据手册可以得 到噪声Vds 和Ids 的关系，从而确定静态工作点。

在 6GHz 时，当Vds=3V 且 Ids=20mA 时，此时增益大约为16dB,能满足设计要求，那么晶体管的直流工作 点就设为 Vds=3V,ds=20mA 。

PSHWlWAbsolijM ULUimum 11Drain-SourceGs'e-So^fce Vottogt Drain Qjment Total OtaipAben ** RF Input Pgwtfr CMfl 帕1 曰帕lure StQf^gt TtmcwfBtuf*V QSI D P T P*>1**K T QH T JTQ +4 V-3 V klM 225mW *10 dBm 15DX •AStolSOX2.1 ATF35176 datasheet□C_FET SIM1VGS Hartze VGS_sl:ap=3 VGS_poirH5r=l5 VDS_slHfL=(JVDS-Slop” g5 gH 鸨= 31日1邛Mg ；DC_FET^r_FET QjmTrBceiiDram图2.3 ATF35176的直流特性2.3 偏置电路的设计创建一个新的原理图，在原理图中放入 ATF35176的模型和DA_FETBias 控 件，选择Transistor Bias Utility 设置偏置电路的属性。

仿真后有三个偏置电路可 以选择。

有两个网络里面，晶体管的源极是有电阻的，但通常低噪放大器的设计 中，源级只接反馈电感（微带线），所以选用第一个偏置网络。

选定网络后，得 到了偏置子电路，按照子电路画出偏置原理图，其中偏置子电路中一些电阻值不 是常规标称值，仅是理论计算结果，用相近的常规标称值代替。

X3一一'4D !"E hfe rkenm 1 ta updjie 阊物的MS.0««4«»mA 1.1.354 V Ug e= UI 5 汗 7图2.4偏置电路原理图图2.6完成后的偏置电路原理图2.4稳定性分析1.进行S参数的仿真，添加控件Term、StabFact MaxGain。

放大器的直流和交流之间的通路要添加射频直流电路，它的实质是一个无源低通电路，使直流偏置信号能传输到晶体管引脚，而晶体管的射频信号不能进入直流通路，在这里先用【DC—Feed!直流电感代替。

同时，直流偏置信号不能传到两端的Term, 需加隔直电容，【DC_Block】隔直电容代替。

图2.7加入理想直流扼流和射频扼流的原理图图2.8最大增益和稳定系数曲线仿真结束后，显示 MaxGainl 和Stabfactl 两个图表中观察，从图2.8我们可 以看出，在5.8GHz 时，最大增益为18.042dB,稳定系数为K=0.646,绝对稳定 系数K<1,说明电路不稳定。

2 .当电路不稳定时，可以采用负反馈电路形式解决问题，提高绝对稳定系数。

本次设计中在漏极添加用联电感作为负反馈。

通过反复调节反馈电路，也就是用 联电感的数值，使其在整个工作频率范围内稳定。

!¥__L■ , । g tJ3m2『七 gdOOGH 工mi|帖平$总1OGW 上M.：A?4mW 八心厂5£500-上 MfiavGaln 1^-16 042 mH陋厂5至0&也11Q 及丽1=17 833g e#图2.9晶体管源级添加负反馈后的原理图m2■rvipieOOGMz siarrai r i=：i ”mH f'eipSBiOGHz Y 制alirWiIRCW nrno E3 G 软”1上 川；7E 涧1看16氐ZJmn•卡-力・.・ b.n "fl r - = i 53 .接下来把理想的DC_Feed DC_Block 和源极的两个电感改成实际的器件 和微带线。

本设计选用MuRata （日本村田公司）的电感和电容。

本设计中电源部分 用了扼流电感LGQ18和GRM18 ,对射频信号进行阻隔和旁路。

然后用给定的电 感值算出等效的传输线的长度（l = U1L,其中L 是电感值即0.3nH, Z O 是微ZO 、r带线特征阻抗，得到l=0.58mm ）。

全部换成真实器件和微带线后，稳定系数和增 益基本达到要求。

图2.12最大增益和稳定系数曲线2.5噪声系数圆和输入匹配当最大增益和稳定系数达到指标后，接下来就要设计一个适当的输入匹配网络来实现最小噪声系数。

先进行仿真，在数据显示窗口面板，输入等式:cird^DaiA=n9<j&lrch9{NFmiir<mdxh1PX)i J l D^lNFmin[indK]l Sop4LindA].ltelindK^5O St)GaCind &-ga_cITE I e (S[me*i| klajdUainl |indx|-；U 0,S 1 2 31 51)Lwi图 2.11 全部换成真实器件后的原理图(ie-J=5 SOOGKU stabF ^11=1 WEmi帕中5mDGH±l.'lHXGain1 =mlO gSGSDGH 上Mar^air1 = l3IH11D5XHZ.MS!KGainl=l5 121它们代表的意思分别是返回值是前面定义的 ml 的频率，即5.8GHz;返回噪声系数圆；返回增益圆。

-二GflC" * A41SoCiK 看/南J 125.175WtSfMiH* 徽皿重事■而.中上彳口 +过4蝴rnF■ os pirn 5> 11白工 le £“H 印 J .47.53StM Kgur<=0Jit2525B■npcdEf aJT 《知rgtlM ・会一一 「■：..： I ! J. QUirWWmhfi peddfit± ■. a + BLlda * a 3蚪图2.14 circleData 和GaCircle 的史密斯圆图查看史密斯圆图，选择合适的阻抗值，在设计时，必须在增益和噪声系数之 间做一个权衡，而低噪放大器，首先要考虑最小噪声系数。

那么最优的输入端阻 抗就定为 m5点的阻抗(43.15+j*25.60 Q),通过使用DA_Smith Chart Match 工具, 对电路进行输入匹配。

P^nNufnb^GPyi 3 B5 ：；A2XJAf^'Srri1hC 2切工⑻图 2.14 加入 DA_Smith Chart Match 工具, Xi ■与 EM” - -T-Ittfh 1■ ,■, linD-0 Rough-O nmC3.Iwn ..IwM "H UE M'Z"5D &iri图 2.15 设置DA_Smith Chart Match 参数图2.16设置Smith Chart Utility 工具的阻抗o-■P M -P1Nim*1Ir.n5I.L=1 pTLIN , -TL2Z*50 OhmE-17：OF«5,B GHtoPEP2Num»2图2.18匹配子线路EH片 m 白「1 t=5TPtetf 5,SD0GI-Le# 平rrl 尸？； 7 15图2.19匹配后输入阻抗TI9 lTEq^5EnflGRzdB(S(2，))1C 您屋蛇5 3mHi-:1R5(1 l)> VD022.6最大增益的输出匹配输出端的匹配需要此时晶体管的输出端阻抗，插入Zin控件，查看输出阻抗的实部和虚部，得到输出阻抗为28.109-j*12.593Q,为了达到最大增益，输出匹配要50Q匹配到Zin的共腕。