数字逻辑电路设计课程设计报告系（部）：三系专业：通信工程班级： 2011级<1>班姓名：陈学号： 201103061 成绩：指导老师：李海霞开课时间： 2012-2013 学年二学期一、设计题目交通信号灯控制器二、主要内容1、分析设计题目的具体要求2、完成课题所要求的各个子功能的实现3、用multisim软件完成题目的整体设计三、具体要求（一）、交通灯信号控制器仿真设计设计要求（1）设计一个十字路口的交通灯控制电路，要求东西方向和南北方向车道两条交叉道路上的车辆交替运行，每次通行时间都设为35s。
时间可设置修改。
（2）在绿灯转为红灯时，要求黄灯先亮5s，才能变换运行车道。
（3）黄灯亮时，要求每秒闪亮一次。
（4）东西方向、南北方向车道除了有红、黄、绿灯指示外，每一种灯亮的时间都用显示器进行显示。
（5）假定+5V电源给定。
四、进度安排第一天：介绍所用仿真软件；布置任务，明确课程设计的完整功能和要求。
第二天：消化课题，掌握设计要求，明确设计系统的全部功能，图书馆查阅资料。
第三天：确定总体设计方案，画出系统的原理框图。
第四天：绘制单元电路并对单元电路进行仿真。
第五天：分析电路，对原设计电路不断修改，获得最佳设计方案。
第六天：完成整体设计并仿真验证。
第七天：对课程设计进行现场运行检查并提问，给出实践操作成绩。
第八天：完成实践报告的撰写五、成绩评定课程设计成绩按优、良、中、及格、不及格评定，最终考核成绩由四部分组成：1、理论设计方案，演示所设计成果，总成绩40％；2、设计报告，占总成绩30％；3、回答教师所提出的问题，占总成绩20％；4、考勤情况，占总成绩10％；无故旷课一次，平时成绩减半；无故旷课两次平时成绩为0分，无故旷课三次总成绩为0分。
迟到20分钟按旷课处理。
目录前言 (5)1、总体设计思路、基本原理和框图 (6)1.1设计思路 (6)1.2设计原理和功能 (6)1.2.1基本功能 (6)1.3总体设计框图 (7)2、单元电路设计 (7)2.1各芯片的用法和功能 (7)2.1.1 555定时器 (7)2.1.2 74LS138 (8)2.1.3 74LS192 (10)2.1.4 74LS153 (11)2.2 单元模块 (12)2.2.1 秒脉冲信号发生器 (12)2.2.2 计时器 (13)2.2.3控制器 (14)2.2.4信号灯显示器 (16)2.2.5 总电路图 (17)3、电路仿真调试 (17)3.1计数器的仿真 (17)3.2控制显示器的仿真 (18)4、故障分析与电路改进 (21)4.1 故障分析和解决 (21)4.2电路改进 (22)5、总结 (23)6、心得体会 (24)7、元件清单 (25)8、参考文献 (25)前言现如今，随着人口和汽车的日益增长，城市交通日益拥挤，人们的安全问题也日益重要。
因此，红绿交通信号灯成为交管部门管理交通的重要工具之一。
交通信号灯常用于十字路口，用来控制车的流量，提高交叉口车辆的通行能力，减少交通事故。
有了交通灯人们的安全出行有了很大的保障。
自从交通灯诞生以来，其内部的电路控制系统就不断的被改进，设计方法也开始多种多样，从而使交通灯显得更加智能化、科学化、简便化。
尤其是近几年来，随着电子与计算机技术的飞速发展，电子电路分析和设计方法有了很大的改进，电子设计自动化也已经成为现代电子系统中不可缺少的工具和手段，这些为交通灯控制电路的设计提供了一定的技术基础。
本设计通过采用数字电路对交通灯控制电路的设计,提出使交通灯控制电路用数字信号自动控制十字路口两组红、黄、绿交通灯的状态转换的方法,指挥各种车辆和行人安全通行,实现十字路口交通管理的自动化。
因此，在本次课程设计里，将以传统的设计方法为基础来实现设计交通控制信号灯。
本实验设计目的是培养数字电路的能力，掌握交通信号灯控制电路的设计方法。
1、总体设计思路、基本原理和框图1.1设计思路根据设计任务与要求, 系统由秒脉冲信号发生器、计数器、控制器、信号灯显示器四大部分组成。
其中秒脉冲信号发生器用于给各个组成部分提供脉冲信号，通过定时器向控制器发出两种定时信号，使相应的发光二极管发光。
计数器在控制器的控制下，改变交通灯信号，产生倒计时时间显示，控制器根据计数器的信号，进行状态间的转换，使显示器的显示发生相应转变。
根据所学知识，秒脉冲信号发生器可由555定时器构成多谐振荡器实现，计数器可由74LS192实现，控制器可由D触发器实现。
1.2设计原理和功能甲车道和乙车道的十字路口交通灯系统，每条道路设一组信号灯，每组信号灯由红、黄、绿3个灯组成，绿灯表示允许车辆通行，红灯表示禁止通行，黄灯为过渡灯，表示该车道上已过停车线的车辆继续通行，未过停车线的车辆禁止通行。
图1.11.2.1基本功能1.东西方向和南北方向车道两条交叉道路上的车辆交替运行，每次通行时间都设为35s。
时间可设置修改。
2.在绿灯转为红灯时，黄灯先亮5s，才能变换运行车道。
3.黄灯亮时，要求每秒闪亮一次。
4.东西方向、南北方向车道除了有红、黄、绿灯指示外，每一种灯亮的时间都用显示器进行显示。
1.3总体设计框图图1..3总设计框图2、单元电路设计2.1各芯片的用法和功能2.1.1 555定时器555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS 触发器和放电管的状态。
在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的反相输入端的电压为 2VCC /3，C2 的同相输入端的电压为VCC /3。
若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。
如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。
它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
2脚：低触发端3脚：输出端Vo4脚：是直接清零端。
当此端接低电平，则时基电路不工作，此时不论TR、TH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：TH高触发端。
7脚：放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。
一般用5V。
在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555定时器的功能表如表所示清零端高触发端TH 低触发端Q 放电管T 功能0 ××0 导通直接清零1 0 1 x 保持上一状态保持上一状态1 1 0 1 截止置11 0 0 1 截止置11 1 1 0 导通清零表2.1.1图2.1.12.1.2 74LS13874LS138为3 线－8 线译码器，共有 54LS138和 74LS138 两种线路结构型式。
工作原理1.当一个选通端（E1）为高电平，另两个选通端（(/E2))和/(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。
比如：A2A1A0=110时，则Y6输出端输出低电平信号。
2.利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
3.若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
4.可用在8086的译码电路中，扩展内存。
引脚功能如图图2.1.2A0~A2：地址输入端STA（E1）：选通端/STB（/E2）、/STC（/E3）：选通端（低电平有效）/Y0~/Y7：输出端（低电平有效）VCC：电源正GND：地真值表如表输入输出ST A /STB/STCA2 A1 A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7×H ××××H H H H H H H H ××H ×××H H H H H H H H L ×××××H H H H H H H HH L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L HH L L H H H H H H H H H H L2.1.3 74LS192具有清除和置数等功能，其引脚排列及逻辑符号如图6所示。
其中PL为置数端，CPu为加计数端，CPd为减计数端，TCu为非同步进位输出端，TCd为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。
图2.1.3 74LS192的引脚图及逻辑符号74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。
其功能表如下：输入输出MR P3 P2 P1 P0 Q3 Q2 Q1 Q01 ×××××××0 0 0 0× d c b a d c b a0 0×××××加计数0 110 1 1 ××××减计数表2.1.3 74LS192的功能表2.1.4 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
其引脚排列及逻辑符号如下所示：图2.1.41G、2G为两个独立的使能端；B、A为公用的地址输入端；1C0～1C3和2C0～2C3分别为两个4选1数据选择器的数据输入端；Y1、Y2为两个输出端。
1.当使能端1G（2G）＝1时，多路开关被禁止，无输出，Y＝0。
2.当使能端1G（2G）＝0时，多路开关正常工作，根据地址码B、A的状态，将相应的数据C0～C3送到输出端Y。