学生实验报告
学号：学生姓名：班级：实验名称：利用例化语句进行层次化设计
成绩：同组人：指导老师：
: 一、实验目的及要求
实验目的：1)
学习利用例化语句进行层次化设计的方法。

并仿真验证自己的设计项目
实验要求：2)
利用或门和半加器设计全加器
二、实验原理：编程和而实现全加器的VHDL 在半加器的基础上，采用元件调用和例化语句，将元件连接起来，
整体功能。

全加器包含了两个半加器和一个或门 vhdl设计如下：全加器的
VHDL文本设计如下：（1）半加器的
VHD文本设计如下）或批阅老
页共页第
学生实验报告
vhd设计如下）全加器
日年月：批阅老师页共页第
学生实验报告
三、实验步骤adder）建立新文件
）半加器的设
窗Ne单击fil”菜单下New (1输入半加器源程序打Quartus II
源程VHD然后VHD文本编辑框中输半加器DesignFile栏中选VHDlFile选
找到h_adder.vhdSave A，存盘文件名应与实体名一致， (2文件存盘。

选Fil保存在新建的文件夹建立的文件adder
Compilation系统编译同时打ProcessinStart Compilatio命令在主菜单中选Statu视图显示编译进Report Flow Summar窗体
Other FileNe对话框中命令，打Ne对话框。

单）在主菜单中选FilNe
日年月：批阅老师
页共页第
学生实验报告
日年月：批阅老师
页共页第
学生实验报告
五、实验说明：
试验中利用了例化语句进行层次化设计的方法，并仿真验证设计项目。

年月日批阅老师：页共页第
学生实验报告
日年月：批阅老师
页共页第。