实验一集成逻辑门电路
一、实验目的
1、了解门电路的电气性能和特点。
2、掌握TTL集成门电路的逻辑功能。
3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。
4、掌握常用TTL门电路的故障诊断方法。
二、实验原理
集成逻辑门电路是数字电路的基础，常用的有两大类：一类是以晶体三极管为核心组成的TTL电路。
另一类是以场效应管为核心组成互补型MOS集成电路即CMOS电路。
两者的应用都很广泛。
为了较好地使用它们，对它们的主要电气特性必须清楚。
1、TTL与非门的主要参数
（1）电压传输特性
与非门的输出电压U0随输入电压Ui的变化用曲线描绘出来，这曲线就是与非门的电压传输特性。
通过此曲线可知道与非门电路的一些重要参数，如输出高电平V OH、输出低电平V OL、阀值电平V TH。
（2）输入特性，输出特性
输入特性曲线：就是输入电流随输入电压变化的曲线。
一般情况下，输入电压限止在5.5V以下，当输入电压在1.5V-5.5V之间变化时，输入电流Ii基本保持不变，
µ左右，当输入电压0V和1.5V之间变化称为输入高电平电流I iH，其最大值为40A
时，电流开始从输入端流出，且随输入电压的增大而迅速减小（绝对值），称为输入低电平电流I iL，约为-1mA；当输入电压为0时，称为输入短路电流I iS；I iS的数值要比I iL的数值略大一点，在作近似分析计算时，经常用手册上给出的I iS近似代替I iL使用。
输出特性曲线：就是输出电压和负载电流的关系曲线。
分为高电平输出特性和低电平输出特性。
当逻辑门输出高电平时，这时输出电压和负载电流的关系称为高电平输出特性，74系列门电路的运用条件规定，输出高电平时，最大负载电流不能超过0.4mA。
当逻辑门输出低电平时，这时输出电压和负载电流的关系称为低
电平输出特性，输出低电平时，最大负载电流不能超过16mA。
（3）扇出系数N
扇出系数N是指反相器可以驱动同类型反相器的最大数目，这个数值也叫做门电路的扇出系数一般要求N>8。
（4）平均传输延迟时间性tpd
在TTL电路中，输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。
把脉冲上升沿延迟时间和下降沿延迟时间的平均数称为平均传输延迟时间，这个参数表示门的开关速度，愈小表示开关速度越快。
一般为几纳秒或几十纳秒。
产品手册上可查出。
2、集成门电路逻辑功能分类
用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。
常用的门电路在逻辑功能上有，与门、或门、非门、与非门、或非门、异或门等几种，其逻辑符号、表达式、特点见表1.1
3、三态输出门电路（TS 门）
三态输出门是在普通门电路的基础上附加控制电路而构成的。
有三种输出状态，即输出高电平，输出低电平和高阻输出状态。
如图1.1所示，
E 为控制端。
当E 为高电平时输出端断开，输出呈高阻状态。
三态门输出端可以并
联使用，实现总线连接。
三态门驱动能力强，开关速度快，在中大规模集成电路中广泛采用三态输出电路，作为计算机和外围电路的接口电路。
图1.2是三态门用于总线传输，要注意的是，使用时只能有一个三态门处于工作状态，其余的必须处于高阻状态。
要不将出现与普通TTL 门“线与”运用时同样的问题。
图1.1 三态门逻辑符号 图1.2 三态门用于总线传输
三、实验仪器和元器件
1、数字电路实验箱
2、数字万用表
3、集成电路：74LS00、74LS125
4、元件：1K 精密电位器，200Ω
5、双踪示波器
四、实验内容
1、TTL 与非门的电压传输特性测试
用静态法测试：按图1.3画出测试电路，U o = f (U i )，改变Ui 测出对应的U o 之值，将结果填入表1.2，并用方格纸画出TTL 与非门的电压传输特性曲线。
表1.2 与非门电压传输特性测试表
U i （V ） 0.2 0.4 0.6 0.8 1.0 1.1 1.25 1.3 1.4 1.5 1.6 1.7 1.8 2.0 U 0（V ）
_E
Y A
1总线
图1.3 电压传输特性测试
2、三态门74LS125功能测试
（1）三态门逻辑功能测试，选用74LS125芯片内的任何一个门，画出测试线路，测试其逻辑功能并将结果填入表1.3中。
（2）三态门总线连接测试，选用74LS125芯片内的任意三个门，画出测试线路，依照表1.4所给的条件进行测试，并将结果填入表中。
表1.3三态门逻辑功能测试
表1.4三态门总线连接测试
4、用TTL集成块的与非门实现或门，要求画出电路图，并将输入、输出的逻辑关系填入表1.5中。
5、用TTL集成块的与非门实现异或门，要求画出电路图，并将输入、输出的逻辑关系填入表1.5中。
表1.5
输入理论输出实际输出
A B 或门异或门或门异或门
0 0
0 1
1 0
1 1
五、集成门电路的使用规则
1、接插集成块，要看清定位标记，特别是电源正极和电源负极（通常接地）不能接反。
2、TTL集成块要求电源电压V CC在+5V±10%范围内工作，大于+5.5V可能会损坏器件，低于+4.5V逻辑功能将混乱。
3、TTL集成块的输出端不允许直接接+5V或接地，否则将损坏器件。
输出端不允许并联使用，（除集电极开路（OC）门和三态门外），否则将会导致逻辑混乱或损坏器件。
4、为提高电路的可靠性，增强抗干扰能力，TTL集成块输入端不允许悬空。
可通过串入1KΩ~10 KΩ电阻与电源连接或直接接电源电压来获得高电平输入。
也可以直接接地获得低电平输入。
5、CMOS集成块的电源电压的范围较宽，一般在+5V~+15V范围均可正常工作，并允许±10%波动。
6、CMOS集成块输出端不允许直接接电源或地，除三态门外，不允许两个器件的输出端连接使用。
7、CMOS集成块输入端的信号电压Vi应在电源和地之间，超出范围会损坏器
件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻（10K Ω~100 K Ω）。
多余的输入端不能悬空应按逻辑要求直接接电源或地。
8、测试CMOS 电路时，应先加电源电压，后加输入信号；关机时应先切断输入信号，后断开电源电压，所有测试仪器的外壳必须良好接地。
74LS125引脚排列 74LS00 引脚排列
9、实验开始时首先要检查与非门74LS00是否完好，方法如下： （１）将电源和地接好。
（２）用万用表测量输入端大约在1.4V 。
输出端几乎为０V 。
（３）将两个输入端分别接地，输出端大约为4V 。
10、CMOS 集成块具有很高的输入阻抗，易受外界干扰，冲击和出现静态击穿，故应存放在导电容器内；焊接时，电烙铁外壳必须接地良好，或拨下烙铁电源利用余热焊接。
也可将集成块先从IC 插座上拨下再焊接。
六、实验要求及报告
按照实验内容认真记录所测的数据，将其填入原始数据表或绘制相应的曲线（方格纸上），然后进行分析得出结论。
实验报告要求独立完成，页面整洁，文理通顺。
1245678910111213143124567
8910
111213143E 4E 1E 2E 3A 4A 2A 3Y 4Y 1Y 2
Y 3___
_。