3.某模型机有10条指令I1～I10，它们的使用频度分别为0.3，0.24，0.16，0.12，0.07，0.04，0.03，0.02，0.01，0.01。

(1)计算采用等长操作码表示时的信息冗余量。

(2)要求操作码的平均长度最短，试设计操作码的编码，并计算所设计操作码的平均长度。

(3)只有二种码长，试设计平均码长最短的扩展操作码编码并计算平均码长。

(4)只有二种码长，试设计平均码长最短的等长扩展码编码并计算平均码长。

3.(1)采用等长操作码表示时的信息冗余量为33.5%。

(2)操作码的Huffman编码法如表2.2所示，此种编码的平均码长为2.7位。

表2.2 操作码的Huffman编码法、2-5扩展码和2-4等长扩展码编码法(4)操作码的2-4等长扩展码编码法如表2.2所示，此种编码的平均码长为2.92位。

5.若某机设计有如下格式的指令：三地址指令12种，一地址指令254种，设指令字的长度为16位，每个地址码字段的位数均为4位。

若操作码的编码采用扩展操作码，问二地址指令最多可以设计多少种？5.二地址指令最多可以设计48种。

6.一台模型机共有9条指令I1～I9，各指令的使用频度分别为30%，20%，20%，10%，8%，6%，3%，2%，1%。

该模型机有8位和16位两种指令字长。

8位字长指令为寄存器-寄存器（R-R）二地址类型，16位字长指令为寄存器-存储器（R-M）二地址变址寻址类型。

(1)试设计有二种码长的扩展操作码，使其平均码长最短，并计算此种编码的平均码长。

(2)在(1)的基础上，该机允许使用多少个可编址的通用寄存器？(3)若采用通用寄存器作为变址寄存器，试设计该机的两种指令格式，并标出各字段的位数。

(4)计算变址寻址的偏移地址范围。

6.(1)操作码的2-5扩展码编码法如表2.3所示，此种编码的平均码长为2.9位。

表2.3 操作码的Huffman编码法和2-4等长扩展码编码法I8 0.02 1 1 1 0 0 5I9 0.01 1 1 1 0 1 5(2)在(1)(3)该机的两种指令格式及各字段的位数如下：(4)变址寻址的偏移地址范围为-16～+15。

3.假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为0.9，则采用Cache后，能使整个存储系统获得的加速比是多少？ 3. 3.574.某机是由Cache和主存组成的二级存储系统，Cache的存取时间t c=20ns，主存的存取时间t m=80ns。

Cache分为指令Cache和数据Cache，指令Cache的命中率为0.98，数据Cache的命中率为0.96。

假设在所有的访存操作中有20%是访问指令体，求系统等效的存取时间。

4. 22.16ns5.如图3.41所示的三级存储系统，若M1、M2、M3的访问时间分别为20ns、80ns和2000ns。

M1、M2的命中率分别为0.96和0.98，则存储器系统的等效访问时间为多少？图3.41 三级存储系统5. 23.936ns6.完成一个两级存储系统的容量规划。

第一层M1是高速缓存，其容量可为64KB、128KB和256KB。

第二层M2是容量为4MB的主存。

设c1和c2分别是M1和M2的每字节成本，而t1和t2分别是CPU访问M1和M2时的存取时间。

假设c1=20c2，t2=10t1，而高速缓存在上述3种容量时的命中率分别为0.7、0.9和0.98。

(1)假设t1=20ns，当高速缓存的容量分别为上述3种假设时的平均存取时间t a是多少？(2)当c2=$0.2/KB时，分别求整个存储器系统的平均成本。

(3)比较这3种存储层次结构，并对平均成本和平均存取时间分别进行排序，根据平均成本和平均存取时间的乘积值，选择最优设计。

6.(1)当M1的容量为64KB时，平均存取时间t a=74ns；当M1的容量为128KB时，平均存取时间t a=38ns；当M1的容量为256KB时，平均存取时间t a=23.6ns。

(2)当M1的容量为64KB时，整个存储器系统的平均成本c=$0.2585/KB；当M1的容量为128KB时，整个存储器系统的平均成本c=$0.3152/KB；当M1的容量为256KB时，整个存储器系统的平均成本c=$0.4235/KB。

(3)第三种方案为最优设计7.假设在一个由Cache和主存构成的两级存储系统中，h1、t1、s1和c1分别为CPU访问Cache的命中率、Cache 的存取时间、存储容量和每字节成本，t2、s2和c2分别为主存的存取时间、存储容量和每字节成本。

若h1=0.95、t1=20ns、s1=512KB、c1=$10/KB及c2=$5/KB，t2和s2未知，而整个存储器系统的预算上限为$15000。

(1)推导此存储器系统的等效存取时间t a的公式。

(2)推导此存储器系统的总成本公式。

(3)在不超出预算的前提下，s2的最大值为多少KB？(4)为了使t a=40ns，主存的存取时间t2应为多少ns？7.(1)t a=19+0.05t2(2)C total=5120+5s2(3)1976KB (4)420ns8.有16个存储器模块，每个模块的容量为4MB，字长为32位。

现在要用这16个存储器模块构成一个主存储器，有如下二种组织方式：方式1：16个存储器模块用高位交叉方式构成存储器；方式2：16个存储器模块用低位交叉方式构成存储器。

(1)写出访问各种存储器的地址格式；(2)比较各种存储器的优缺点；(3)不考虑访问冲突，计算各种存储器的频带宽度；(4)画出各种存储器的逻辑示意图。

8.(1)方式1（高位交叉）的存储器的地址格式为：4位20位模块选择字地址20位4位字地址模块选择(2)4位均不相同时，可对共享存储器内的不同存储体进行同时存取，这种存储器一般适合于共享存储器的多处理机系统；缺点为：当多处理机发出的访存地址的高4位均相同时，便产生了存储器的分体冲突，此时的存储器的频宽与单体存储器的相同。

方式2（低位交叉）的存储器的优点为：当处理机依次发出的访存地址的低4位均不相同时，可对存储器内的不同存储体进行并行存取，这种存储器一般适合于单处理机内的高速数据存取及带Cache的主存；缺点为：当处理机依次发出的访存地址的低4位均相同时，便产生了存储器的分体冲突，此时的存储器的频宽与单体存储器的相同。

(3)若不考虑访问冲突，二种方式的存储器的频带宽度均为64字节/存储周期；(4)二种存储器的逻辑示意图类似课本第3章图3.7和图3.8。

9.在一个具有8个存储体的低位多体交叉存储器中，如果处理器的访存地址为以下8进制或16进制值，分别求该存储器的平均访问速率为单体存储器的多少倍。

（忽略初启时的延迟）(1)10018、10028、10038、…、11008(2)10028、10048、10068、…、12008(3)100316、100616、100916、…、1300169.(1)8；(2)4；(3)811.在页式虚拟存储器中，一个程序由P1～P5共5个页面组成。

在程序执行过程中依次访问到的页面如下：P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P2假设系统分配给这个程序的主存有3个页面，分别采用FIFO、LRU和OPT三种页面替换算法对这3页主存进行调度。

分别画出这三种替换算法对同一页地址流的调度过程，并计算每种替换算法获得的命中率。

11.①FIFO替换算法对页地址流的调度过程如图3.1所示。

图3.1 FIFO替换算法对页地址流的调度过程采用FIFO替换算法的页命中率为0.25。

②LRU替换算法对页地址流的调度过程如图3.2所示。

图3.2 LRU替换算法对页地址流的调度过程采用LRU替换算法的页命中率为0.42。

③OPT替换算法对页地址流的调度过程如图3.3所示。

图3.3 OPT替换算法对页地址流的调度过程采用OPT替换算法的页命中率为0.5。

16.假设在一个采用组相联映象的Cache存储器中，Cache的容量为1KB，要求Cache的每一块在一个主存周期内能从主存取得。

主存采用模32交叉，每个分体的宽度为64位，主存的总容量为4MB。

采用按地址访问存储器构成的相联目录表，实现主存地址到Cache地址的变换，并约定采用2个外相等比较电路。

(1)请设计主存地址格式和Cache地址格式，并标出各段的位数；(2)若替换算法采用LRU算法，对于如下主存块地址流：1、4、1、4、7、1、9、4、27、7，如主存中内容一开始未装入Cache中，请列出随时间变化Cache中各块的使用状况，求出此期间Cache的块命中率。

16.(1) 主存地址格式如下：(2)随时间变化Cache中各块的使用状况如图3.8所示。

图3.8 随时间变化Cache中各块的使用状况此期间Cache的块命中率为0.4。

17.一个组相联映象Cache由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字组成，访存地址为字地址。

设计主存地址格式和Cache地址格式并标出各字段的位数。

17.主存地址格式如下：20.设某计算机的Cache-主存存储层次采用组相联映象和LRU替换算法，已知主存容量为1MB，Cache 容量为8KB，按4字块分组，每个字块的长度为8个字（32位/字）。

假设Cache起始内容为空，CPU从主存单元0，1，2，……，2079依次读出2080个字，并重复此一读数序列共5次。

问Cache的地址命中率为多少？20. 0.9723.指令的解释方式采用顺序、一次重叠和流水，其主要差别在什么地方？流水方式与完全重复增加多套解释部件的方式相比各有什么优缺点？3.指令的解释方式采用顺序、一次重叠和流水，其主要差别在于可并行解释指令的条数；流水方式与完全重复增加多套解释部件的方式相比，其优点是省硬件、成本低，但缺点是控制复杂，要解决好指令相关、数据相关，以及流水线的中断等问题。

5.一台非流水处理器X的时钟频率为25MHZ，平均CPI为4。

处理器Y是对X机的改进，它有一条5级流水线，各级经过的时间为一个时钟周期。

但由于锁定器延迟和时钟扭斜效应，其时钟频率仅为20MHZ。

(1)若含有100条指令的程序运行在两台处理机上时，假设每条指令之间不发生任何相关，求处理机Y 相对于处理机X的加速比为多少？(2)计算执行此程序时每台处理机的MIPS速率。

5.(1)3.08；(2)X处理机的MIPS速率为6.25MIPS；Y处理机的MIPS速率为19.23MIPS。

9.已知一条由5个功能段组成的浮点加法流水线，每个功能段的延迟时间均为Δt，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。

要求用尽可能短的时间完成计算，画出流水线时-空图，并计算流水线的实际吞吐率、加速比和效率。