第1章作业为了将600份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？答：如用二进制最少需10位，用八进制最少需4位，用十六进制最少需3位 将下列二进制数转换为等值的十进制数。

（1）（）2 ；（3）（）2。

解（1）（）2 = （3）（）2 =将下列二进制数转换为等值的八进制数和十六进制数。

（2）（）2；（4）（）2。

解：（2）（）2=8=16 （4）（）2=8=16 将下列十六进制数转换为等值的二进制数。

（1）（）16；（3）（）16。

解：（）16=（）2（）16=（.）2将下列十进制数转换为等值的二进制数和十六进制数。

要求二进制数保留小数点以后4位有效数字。

（2）（）10；（4）（）10。

解（2）：用二进制补码运算计算下列各式。

式中的4位二进制数是不带符号位的绝对值。

如果和为负数，请求出负数的绝对值。

（提示：所用补码的有效位数应足够表示代数和的最大绝对值。

）（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。

解：第2章作业已知逻辑函数的真值表如表（a ）、（b ）所示，试写出对应的逻辑函数式。

表（a ） 表（b ）写出图（a ）、（b ）所示电路的输出逻辑函数式。

图已知逻辑函数Y 的波形图如图所示，试求Y 的真值表和逻辑函数式。

图将下列各函数式化为最小项之和的形式。

（1）C B AC BC A Y '++'= （3）CD B A Y ++= （5）L N N M M L Y '+'+'= 解：将下列逻辑函数式化为与非–与非形式，并画出全部由与非逻辑单元组成的逻辑电路图。

（2）()()()'+'++'=BC C B A B A Y（4）()()'⎪⎭⎫ ⎝⎛+''+''+'=BC B A B A BC A Y解：电路图如下： 电路图如下：将下列逻辑函数式化为或非–或非形式，并画出全部由或非逻辑单元组成的逻辑电路图。

（1）C B C B A Y '+'=（3）()D B A D C B C AB Y ''+'''+'= 解：电路图如下： 电路图如下 ：用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。

（2）C B A C B A Y '++'+'= （4）D C A ABD CD B A Y '++'=（6）()()'⎪⎭⎫ ⎝⎛+'+'+'+'=CE AD B BC B A D C AC Y（8）()()()C B A C B A C B A Y +++'+''++=（10） ()F E AB E D C B E D C B E D B F E B A D C A AC Y '+''+''+⊕+''+'+= 解：用卡诺图化简法化简以下逻辑函数。

（2）D C B A BC C B A Y ''++'=2（4）∑=)14,11,10,9,8,6.4,3,2,1,0(),,,(4m D C B A Y 解：将下列具有约束项的逻辑函数化为最简与或形式。

（2）()D C B A D C B A D C A Y ''+'''+'++=2，给定约束条件为0=+'+'+''+'+''ABCD D ABC D C AB D C AB CD B A D C B A 。

（4）()()()()'+'++'+'=C B B A D C B B A Y 4，给定约束条件为=+++BCDACDABDABC。

第3章作业试画出图（a）、（b）两个电路的输出电压波形，输入电压波形如图（c）所示。

图图中的G1～G4是OD输出结构的与非门74HC03，它们接成线与结构。

试写出线与输出Y与输入A1、A2、B1、B2、C1、C2、D1、D2之间的逻辑关系式，并计算外接电阻R L取值的允许范围。

图在图所示的电路中，试计算当输入端分别接0V、5V和悬空时输出电压v O的数值，并指出三极管工作在什么状态。

假定三极管导通以后v BE≈，电路参数如图中所注。

三极管的饱和导通压降V CE（sat）≈，饱和导通内阻R CE（sat）=20Ω。

图指出图中各门电路的输出是什么状态（高电平、低电平或高阻态）。

已知这些门电路都是74系列TTL电路。

图说明图中各门电路的输出是高电平还是低电平。

已知它们都是74HC系列CMOS 电路。

图在图所示的由74系列TTL与非门组成的电路中，计算门G M能驱动多少同样的与非门。

要求G M输出的高、低电平满足V OH≥，V OL≤。

与非门的输入电流为I IL≤，I IH≤40μA。

V OL≤时输出电流最大值为I OL（max）=16mA，V OH≥时输出电流最大值为I OH（max）=。

G M的输出电阻可忽略不计。

图在图所示由74系列TTL 或非门组成的电路中，试求门G M 能驱动多少同样的或非门。

要求G M 输出的高、低电平满足V OH ≥、V OL ≤。

或非门每个输入端的输入电流为I IL ≤，I IH ≤40μA 。

V OL ≤时输出电流最大值为I OL （max ）=16mA ，V OH ≥时输出电流最大值为I OH （max ）=。

G M 的输出电阻可忽略不计。

图试说明在下列情况下，用万用表测量图中的v I2端得到的电压各为多少： （1）v I1悬空； （2）v I1接低电平（）； （3）v I1接高电平（）； （4）v I1经51Ω电阻接地； （5）v I1经10k Ω电阻接地。

图中的与非门为74系列的TTL 电路，万用表使用5V 量程，内阻为20k Ω/V 。

图若将上题中的与非门改为74系列TTL 或非门，试问在上述五种情况下测得的v I2各为多少？若将图中的门电路改为CMOS 与非门，试说明当v I1为题[]给出的五种状态时测得的v I2各等于多少？在图所示电路中R 1、R 2和C 构成输入滤波电路。

当开关S 闭合时，要求门电路的输入电压V IL ≤；当开关S 断开时，要求门电路的输入电压V IH ≥4V ，试求R 1和R 2的最大允许阻值。

G 1～G 5为74LS 系列TTL 反相器，它们的高电平输入电流I IH ≤20μA ，低电平输入电流mA I IL 4.0 。

图计算图电路中上拉电阻R L 的阻值范围。

其中G 1、G 2、G 3是74LS 系列OC 门，输出管截止时的漏电流为I OH ≤100μA ，输出低电平V OL ≤时允许的最大负载电流I OL （max ）=8mA 。

G 4、G 5、G 6为74LS 系列与非门，它们的输入电流为mA I IL 4.0 ，I IH ≤20μA 。

给定V CC =5V ，要求OC 门的输出高、低电平满足V OH ≥、V OL ≤。

图在图电路中，已知G 1和G 2、G 3为74LS 系列OC 输出结构的与非门，输出管截止时的漏电流最大值为I OH （max ）=100μA ，低电平输出电流最大值为I OL （max ）=8mA ，这时输出的低电平为V OL （max ）=。

G 3～G 5是74LS 系列的或非门，它们高电平输入电流最大值为I IH （max ）=20μA ，低电平输入电流最大值为I IL （max ）=。

给定V CC =5V ，要求满足V OH ≥34V 、V OL ≤，试求R L 取值的允许范围。

图图所示是一个继电器线圈驱动电路。

要求在v I =V IH 时三极管T 截止，而v I =0时三极管T 饱和导通。

已知OC 门输出管截止时的漏电流I OH ≤100μA ，导通时允许流过的最大电流I OL （max ）=10mA ，管压降小于，导通内阻小于20Ω。

三极管β=50，饱和导通压降V CE （sat ）=，饱和导通内阻R CE （sat ）=20Ω。

继电器线圈内阻240Ω，电源电压V CC =12V ，V EE =-8V ，R 2=Ω，R 3=18k Ω，试求R 1的阻值范围。

图在图（a ）所示电路中已知三极管导通时V BE =，饱和压降V CE （sat ）=，饱和导通内阻为R CE （sat ）=20Ω，三极管的电流放大系数β=100。

OC 门G 1输出管截止时的漏电流约为50μA ，导通时允许的最大负载电流为16mA ，输出低电平≤。

G 2～G 5均为74系列TTL 电路，其中G 2为反相器，G 3和G 4是与非门，G 5是或非门，它们的输入特性如图（b）所示。

试问：（1）在三极管集电极输出的高、低电平满足V OH≥、V OL≤的条件下，R a的取值范围有多大？（2）若将OC门改成推拉式输出的TTL门电路，会发生什么问题？图第4章图是一个多功能函数发生电路，试写出当S0S1S2S3为0000～1111 16种不同状态时输出Y的函数关系式。

图有一水箱由大、小两台水泵ML 和MS供水，如图所示。

水箱中设置了3个水位检测元件A、B、C，水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS 单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML 和MS同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

图表试画出用3线–图用3线–8线译码器74HC138和门电路设计1位二进制全减器电路。

输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。

“意见一致”功能（A 、B 、C 状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A 、B 、C 中多数的状态一致。

用8选1数据选择器设计一个函数发生器电路，它的功能如表所示。

表第5章作业画出图由或非门组成的SR 锁存器输出端Q 、Q '的电压波形，输入端S D 、R D 的电压波形如图中所示。

解：如图所示在图所示电路中，若CLK 、S 、R 的电压波形如图中所示，试画出Q 和Q '端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图解如图所示若主从结构SR 触发器的CLK 、S 、R 、DR '各输入端的电压波形如图所示，1='D S ，试画出Q 、Q '端对应的电压波形。