武汉大学教学实验报告
信息管理学院信息管理与信息系统专业2015年9月14 日
二、实验操作部分
1. 实验数据、表格及数据处理
2. 实验操作过程（可用图表示）
3. 结论
一、半加器
两个一位二进制数相加，叫做半加，实现半加操作的电路，称为半加器。

所谓“半加”，就是只考虑两个加数本身的求和，而没有考虑地位来的进位数。

半加器逻辑图及符号
二、全加器
全加器可用两个半加器和一个或门组成，如图所示。

A i和B i在第一个半加器中相加，得出的和再跟C i-1在第二个半加器中相加，即得出全加和S i。

两个半加器的进位数通过或门输出作为本位的进位数C i。

全加器逻辑图及符号
三、74238
74283为4位超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。

四位超前进位加法器真值表：
进而可得各位进位信号的逻辑表达如下：（来自参考资料）
电路图如下（来自参考资料）
四、四位二进制串行进位加法器逻辑图
三、实验效果分析（包括仪器设备等使用效果）。