当前位置:文档之家› 最新FPGA开发板使用说明书

最新FPGA开发板使用说明书

F PG A开发板使用说明书目录第一章综述 (1)第二章系统模块 (2)第三章软件的安装与使用 (11)第四章USB 电缆的安装与使用 (28)仅供学习与交流,如有侵权请联系网站删除谢谢36第一章综述THSOPC-3型 FPGA开发板是根据现代电子发展的方向,集EDA和SOPC系统开发为一体的综合性实验开发板,除了满足高校专、本科生和研究生的SOPC教学实验开发之外,也是电子设计和电子项目开发的理想工具。

一、实用范围:●自主创新应用开发;●单片机与FPGA联合开发;●IC设计硬件仿真;●科研项目硬件验证与开发;●高速高档自主知识产权电子产品开发;●毕业设计平台;●研究生课题开发;●电子设计竞赛培训;●现代DSP开发应用;●针对各类CPU IP核的片上系统开发;●DSP Biulder系统设计。

二、硬件配置:THSOPC-3型 FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台,它可以为开发人员提供以下资源:●支持+5V 电源适配器直接输入或者USB接口供电, 5V、3.3V、1.2V混合电压源;仅供学习与交流,如有侵权请联系网站删除谢谢36●FPGACycloneII FPGA EP2C8,40万门,2个锁相环;●isp单片机AT89S8253。

isp单片机AT89S8253及开发编程工具,MCS51兼容,12KB isp可编程Flash ROM,2KB ispEEPROM,都是10万次烧写周期;2.7-5.5V工作电压;0-24MHz工作时钟;可编程看门狗;增强型SPI串口,9个中断源等。

此单片机可与FPGA联合开发,十分符合实现当今电子设计竞赛项目的功能与指标实现;●EPM3032 CPLD;● 4 Mbits 的EPCS4 配置芯片;●512KB高速SRAM;●20MHz 高精度时钟源(可倍频到300MHz);● 4 个用户自定义按键;●8 个用户自定义开关;●8 个用户自定义LED;● 2 个七段码LED;●标准AS 编程接口和JTAG调试接口;●两个标准2.54mm扩展接口,供用户自由扩展;●RS-232 DB9串行接口;●PS/2键盘接口;●VGA接口;●4X4键盘;仅供学习与交流,如有侵权请联系网站删除谢谢36●液晶显示屏20字X4行;●USB-Blaster编程器,可对FPGA通过JTAG口编程、调试、测试;单片机编程ByterBlasreMV编程器;●光盘:配套子程序库、资料、编程软件、实验指导书。

第二章系统模块一、系统组成本节将重点介绍开发板上所有的组成模块。

图2-1是整个开发板的模块布局图,表2-1是对应的组成部分及其功能的简单描述。

图2-1 开发板的模块布局图序号名称功能描述U1 CycloneⅡ主芯片 EP2C8Q208C仅供学习与交流,如有侵权请联系网站删除谢谢36仅供学习与交流,如有侵权请联系网站删除谢谢36表2-1系统组成部分及其功能描述二、各个模块及其硬件连接详细说明1.Cyclone II EP2C8 FPGA(U1)继Altera公司成功推出第一代Cyclone FPGA后,Cyclone一词便深深的烙在广大硬件工程师心中,一时间它便成为低功耗、低价位以及高性能的象征。

然而在去年,Altera 公司再一次发布第二代Cyclone FPGA,与第一代相比,加入了硬件乘法器,同时内部存储单元数量也得到了进一步的提升,相信Cyclone II比它的鼻祖Cyclone而言,会表现出更加出色的性能。

本开发板上采用的FPGA是EP2C8Q208C8,它便是Altera Cyclone II系列中的一员,采用208引脚的PQFP封装。

表2-2列出了该款FPGA的所有资源特性。

表 2-2 EP2C8Q208C8资源列表开发板上提供了两种途径来配置 FPGA:使用Quartus II软件,配合下载电缆从JTAG接口下载FPGA所需的配置数据,完成对 FPGA的配置。

这种方式主要用来调试FPGA或Nios II CPU,多在产品开发初期使用。

仅供学习与交流,如有侵权请联系网站删除谢谢36使用Quartus II软件,配合下载电缆,通过AS接口对FPGA配置器件进行编程,在开发板下次上电的时候,会完成对FPGA的自动配置。

这种模式主要用来产品定型后,完成对 FPGA 代码的固化,以便产品能够独立工作。

2.SRAM(U5)开发板上的SRAM由 3.3V CMOS静态RAM IS61LV25616组成容量为256K×16bits的存储空间,高速度SRAM和高带宽数据总线,保证了Nios II CPU可以工作在非常高效的状态。

本开发板所用的SRAM为-10等级的,这就意味着Nios II CPU可以在16位总线带宽情况下,以100MHz的速度进行读写操作,数据吞吐率高达到200Mbyets/S。

SRAM与FPGA的硬件连接见表2-3。

仅供学习与交流,如有侵权请联系网站删除谢谢36表 2-3 SRAM与FPGA的硬件连接注:1))‘/’表示没有连接。

2))‘#’表示低电平有效。

3.RS-232 接口(UART, U7)UART是一个标准的DB9孔连接头,通常用于FPGA和计算机以及其它设备间通过RS-232 协议进行简单通信。

U7是一个电平转换芯片—MAX3232,负责把发送的LVCMOS信号转换成 RS-232电平,同时把接收到的RS-232电平转换成LVCMOS信号。

由于目前的设计开发中,RS-232通信仅仅是为了进行系统调试或简单的人机交互,所以在开发板设计时,仅在DB9孔接口中保留了通信时必须的RXD和TXD信号。

RS-232与FPGA的硬件连接见表2-4。

表2-4SRAM与FPGA的硬件连接注:TXD和RXD在UART中已经交换,如果与计算机通信,仅需要一条串口延长线便可,无需交叉。

4.JTAG 调试接口(JTAG)仅供学习与交流,如有侵权请联系网站删除谢谢36仅供学习与交流,如有侵权请联系网站删除 谢谢36在FPGA 开发过程中,JTAG 是一个不可少的接口,因为开发人员需要下载配置数据到 FPGA 。

在 Nios II 开发过程中,JTAG 更是起着举足轻重的作用,因为通过JTAG 接口,开发人员不仅可以对 Nios II 系统进行在线仿真调试,而且还可以下载代码或用户数据到 CFI Flash 中。

开发板上提供如图2-2 所示的10针插座,其每个插针的信号定义见表2-5。

图2-2 开发板上的 JTAG 调试插座表2-5 JTAG 插座信号定义注: ‘/’表示该插针没有任何信号。

5. AS 编程接口(AS )AS 接口主要用来给板上的EPCS4行编程,故称其为编程接口,板上也是采用图2-2示的10针插座,其信号定义见表2-6。

表2-6JTAG插座信号定义6.自定义按键(K1~K4)为了方便开发人员作一些简单的、手动的逻辑输入,开发板上提供了4个用户自定义按键。

这四个按键连接到了FPGA的四个IO引脚上,具体的定义和使用则有开发人员自由决定。

按键与FPGA的硬件连接见表2-7。

表2-7按键与FPGA的硬件连接注:按键按下为低电平,抬起为高电平。

7.自定义 LED(DS1~DS8)为了方便开发人员进行简单直观的信号观察,开发板上提供了八个用户自定义LED。

这八个LED由FPGA的IO引脚直接驱动,当FPGA对应的I/O输出低电平时,LED点亮;当FPGA对应的IO输出高电平时,LED熄灭。

LED和FPGA的硬件连接见表2-8。

76 DS4 96 DS8表2-8LED与FPGA的硬件连接8.电源切换开关P4P4为自定义LED(DS1~DS8)的电源开关,当短路帽切换到左边则DS1~DS8部供电,短路帽切换置右端给DS1~DS8提供3.3V电源。

9.晶振(Y1)开发板上提供了高精度、高稳定性20MHz时钟,该时钟直接与FPGA的23(CLK0)引脚相连。

如果设计人员需要其它频率时钟源,可以在FPGA内部进行分频或利用FPGA内部PLL倍频等途径来得到。

10.直流电源输入(POWER\USB)开发板上外部供电仅需在POWER输入+5V 直流电压即可。

用户需要特别注意的是,插入J6 的插头必须为内正外负供电极性,如图2-3所示。

为了保证系统能够稳定工作,电源适配器功率最好在5V/1A以上。

图2-3电源适配器插头说明用户亦可用USB线直接连接PC 机及开发板的USB接口直接供电。

11.八位自锁开关为了方便开发人员作一些简单的、手动的逻辑输入,开发板上提供了8个用户自定义自锁开关。

这八个开关连接到了FPGA的八个I/O引脚上,控制高低电平的输入,具体的定义和使用则有开发人员自由决定。

开关与FPGA的硬件连接见表2-9。

表2-9八位自锁开关与FPGA的硬件连接注:S1~S8与扩展接口(P_FPGA)复用,故用P_FPGA接口时此八个开关要打到高电平。

12.PS/2 键盘接口开发板上提供了PS/2设备接口,用于鼠标和键盘开发实验。

PS/2接口与FPGA的硬件连接见表2-10。

表2-10PS/2接口与FPGA的硬件连接13.VGA接口开发板上提供了VGA 接口,用于VGA显示程序的开发实验。

VGA接口与FPGA的硬件连接见表2-11。

43 3 B表2-11VGA接口与FPGA的硬件连接14.扩展接口(P_ADDA)图2-4所示是间距为2mm 的标准双排针插座,提供了33个用户自定义IO,以满足普通用户的一般需要。

可作为超高速ADC/DAC板/7寸数字TFT彩色液晶屏扩展接口。

图2-4P_ADDA所使用的接插件类型FPGA引脚P_ADDA引脚信号说明FPGA引脚P_ADDA引脚信号说明/ 1 3.3V 187 21 FPGA_IO / 2 GND 185 22 FPGA_IO / 3 +12V 189 23 FPGA_IO / 4 -12V 188 24 FPGA_IO 162 5 FPGA_IO 192 25 FPGA_IO 161 6 FPGA_IO 191 26 FPGA_IO 164 7 FPGA_IO 195 27 FPGA_IO 163 8 FPGA_IO NC 28 FPGA_IO 168 9 FPGA_IO 198 29 FPGA_IO 165 10 FPGA_IO 197 30 FPGA_IO 170 11 FPGA_IO 200 31 FPGA_IO 169 12 FPGA_IO 199 32 FPGA_IO 173 13 FPGA_IO 203 33 FPGA_IO 171 14 FPGA_IO 201 34 FPGA_IO 176 15 FPGA_IO 206 35 FPGA_IO 175 16 FPGA_IO 205 36 FPGA_IO 180 17 FPGA_IO 208 37 FPGA_IO 179 18 FPGA_IO 207 38 FPGA_IO 182 19 FPGA_IO / 39 VCC表 2-12 P_ADDA与FPGA的硬件连接注:‘/’表示该插针没有任何信号。

相关主题