CLK(同步)，或C、G(异步)。 (3) 控制电路
精选ppt
6
图10.7.3 XC2000系列的CLB电路
精选ppt
7
F
A
四变量
B CD
的任意 函数
G
Q
(a) 四变量任意函数
精选ppt
8
A
B
三变量
C
的任意
F
D
函数
Q
A B
三变量
C
的任意
G
D
函数
Q
(b) 2个三变量任意函数
精选ppt
9
B
A
三变量
输 入 输出
AB
F
00 01 10 11
0 ( C2 ) 1 ( C1 ) 1 ( C0 ) 0 ( C3 )
精选ppt
12
2.XC2000系列的IOB
图10.7.6 XC2000系列的IOB
精选ppt
13
三、IR
(1)金属线 ①通用互连( General-Purpose Interconnect ) ②直接互连(Direct Interconnect) ③长线(Long Line) (2)开关矩阵(SM：Switching Matrices) (3)可编程连接点(PIP：Programmable Interconnect Points)
第八节 在系统可编程逻辑器件 ISP-PLD
一、低密度ISP-PLD
1.组成 2.工作方式 (1)正常工作方式 (2)诊断方式
(3)编程方式
精选ppt
20
精选ppt
14
图10.7.7 XC2000内部的互连资源
精选ppt
15
图10.7.8 XC2000的通用互连资源
精选ppt
16
图10.7.9 开关矩阵每个引脚的连接选项
精选ppt
17
图10.7.10 XC2000的直接互连线
精选ppt
18
精选ppt
图10.7.11 XC2064的 长线
19
C
的任意
F
D
函数
M
Q
U
A
三变量
X
C
的任意
G
D
函数
Q
(c) 五变量任意函数 图10.7.4 CLB中组合逻辑电路的3种组态
精选ppt
10
例 用查询表方式实现2输入(A、B)，2输出(G、F) 的组合逻辑电路。
图10.7.5 两变量通用逻辑模块的原理图
精选ppt
11
表10.7.1两变量通用逻辑模块的真值表
精选ppt
3
4.SRAM: 存放编程数据。
读/写
数据 T
Байду номын сангаас
Q 组态 Q 控制
图 10.7.2 FPGA内SRAM单元
精选ppt
4
图 10.7.1 FPGA的基本结构框图
精选ppt
5
二、CLB和IOB
1.XC2000系列的CLB (1) 组合逻辑电路 (2) 存储电路 ①工作方式 ②激励信号 ③时钟信号
… …
… …
对应 ×××× ••• ××××
×× - - ••• - × - ×
精选ppt
2
第七节 现场可编程门阵列FPGA
一、FPGA的基本结构
1.CLB：分布于芯片中央，实现规模不大的组合、 时序电路。
2.IOB: 分布于芯片四周，实现内部逻辑电路与 芯片外部引脚的连接。
3.IR：包括不同类型的金属线、可编程的开关 矩阵、可编程的连接点。
三、行地址结构
SCL KSDI
行 地 址
移位寄存器
PT63 0
PT32
与逻辑阵列
PT31 PT0
与逻辑阵列
31 32 电 子 标 签
电子标签
33
保留地址空间
59
60
结构控制字
61
加密单元
62
保留
63
整体擦除
图10.6.5 GAL16V8编程单元的地址分配
SDO 82位
精选ppt
1
0
31
熔丝图
0000 ••• 0000 共 0011 ••• 1010 64 行