dVout dVin 1 的点。以单位增益点对应的输入电平为所允许的临界电平，
他们和理想逻辑电平之间的范围为CMOS电路的直流噪声容限。
VTH VOH VC2 VDD VC 2
VNL VC1 VOL VC1
若CMOS反相器中的NMOS晶体管和PMOS晶体管性能完全对称，即
VTN VTP VT 及 K N KP
3.由反相器阈值点定义的最大噪声容限
CMOS反相器的阈值点是反相器状态变化的临界点，当输入小于反相器阈值 时，输出必然大于反相器的阈值；反之也成立。若以反相器的阈值作为所允 许的最坏输入电平，则阈值点与理想逻辑电平之间的范围就是CMOS反相器 的最大的噪声容限，即
VTHM VDD Vit
VNLM Vit
（2） VTN Vin Vout VTP （如bc段）
在此范围内，NMOS管导通，工作在饱和区，PMOS管仍工作在线性区，由
可得到 IDN IDP
12
V V V V V V V Vout


in
TP


2

1
in
TP
DD
0
2

in
TN

其中
0 KP KN
特点：
Vin作为PMOS和NMOS的共栅极； Vout作为共漏极； VDD作为PMOS的源极和体端； GND作为NMOS的源极和体端
第一章 概 论
5.1 CMOS反相器的直流特性
第一章 概 论
5.1 CMOS反相器的直流特性
对称的电流方程
第一章 概 论
电流方程如下：设 Vtn = -Vtp

V 0
第一章 概 论
5.3 CMOS反相器的瞬态特性
当CMOS反相器的输入信号随时间变化时，输出电平要随之变化，由于输出节电 存在着容性负载，在输出电平变化的过程中，需要对输出节点的负载电容充放电， 由此决定了电路的瞬态特性。 阶跃输入情况：
在阶跃输入的近似下，可以用反相器的上升时间 tr 和下降时间 t f 来反映反相器
IDN IDP 0
KP

V inV TPV
DD
2

V inV TPV out
2

0
由此得到
V V
out
DD
这就使输出高电平区，故CMOS反相器输出高电平等于电
源电压
V V
OH
DD
如直流电压传输特性曲线中的ab段
第一章 概 论
5.1 CMOS反相器的直流特性
VTH VOH VON VDD VON
输入低电平时的噪声容限为
VNL VOFF VOL VOFF
第一章 概 论
5.2CMOS反相器的直流噪声容限
1.由极限输出电平定义的噪声容限
第一章 概 论
5.2CMOS反相器的直流噪声容限
2.由单位增益点定义的噪声容限 在增益为0和增益很大的输入电平的区域之间必然存在单位增益点，即
V inVTP V
S
2

V inVTP V D
V V 2





in
out VTP线性
第一章 概 论
5.1 CMOS反相器的直流特性
在直流情况下，反相器没有输出电流，总满足
IDN IDP
（1）
V V 0
in
TN
（如ab段）
在此范围内，NMOS管截止，PMOS管工作在线性区
第一章 概 论
2.CMOS反相器的下降时间 类似于上升时间的推导，可以得到u从0.9下降到0.1所需要 的下降时间：
tf
N


1
N



0.1
2
N

1
2 1 N

ln

1.9
2

in
TN



in
TN 2 0

in

TP
2
1

2
DD
第一章 概 论
5.1 CMOS反相器的直流特性
（5） VDD Vin VDD VTP （如ef段） 在这个区域，PMOS管由导通变成截止，而NMOS管仍然在线性导通区。由
于PMOS管截止，使得
IDN IDP 0
P

总的上升过程包括饱和区充电与非饱和区充电两段时间。
使u从0.1达到0.9所需要的上升时间为
tr
P

P
1
0.1
P 2

1
21P
ln

1.9
2
0.1
P

第一章 概 论
2.CMOS反相器的下降时间 当输入信号从低电平跃变到高电平时，CMOS反相器中的PMOS管截止，
Vit VTN
0
1
VDD VTP
0
第一章 概 论
5.1 CMOS反相器的直流特性
（4） Vout VTN Vin VDD VTP （如de段） 在此区域内，NMOS管进入线性导通区，而PMOS管仍工作在饱和区，由
可得到
IDN IDP
V V V V V V V Vout

out VTN
线性
in

I V V V V V V VV V p

0

K
P



in

TP


S

2



DD

VTP
out


in
VTP
截止
DD

in
DD VTP饱和


K
P

的瞬态特性。上升时间定义为使反相器的输出电平从高电平的10%上升到高电平 的90%所需要的时间；下降时间定义为输出电平从高电平的90%下降到高电平的 10%所需要的时间。 分析采用以下近似： （1）输入信号是理想的方波； （2）忽略MOS晶体管本身的驰豫时间； （3）把与输出节点相联系的所有本征电容和寄生电容等效为一个常值的集总负载

in VTN 0截止
I V V V V V n KN
in TN
2
S
VTN

in
out VTN 饱和
KN

V inVTN
VS
2
V inVTN V D
V V 2



输特性曲线将向右偏移。
第一章 概 论
5.1 CMOS反相器的直流特性
器件参数对CMOS反相器电平传输特性的影响
第一章 概 论
5.2CMOS反相器的直流噪声容限
为了反映逻辑电路的抗干扰能力，引入了直流噪声容限作为电路性能参数。 直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。 1.由极限输出电平定义的噪声容限
31 VC1 8VDD 4 VT
，则可以得到
VC 2

5 8
VDD

1 4
VT
这种情况下，CMOS反相器的输入高电平和输入低电平的噪声容限相等，
VTH
VNL

3 8
VDD

1 4
VT
第一章 概 论
5.2CMOS反相器的直流噪声容限
2.由单位增益点定义的噪声容限
第一章 概 论
5.2CMOS反相器的直流噪声容限
叫做CMOS反相器的比例因子，它是CMOS反相器的重要设计参数，在一定工艺条
件下其决定于PMOS管和NMOS管的宽长比。
第一章 概 论
5.1 CMOS反相器的直流特性
（3）Vout VTP Vin Vout VTN （如cd段）
在这个区域，NMOS管和PMOS管都处在饱和区，因此有
Vi Vth
第一章 概 论
引入归一化输入、输出电平表示CMOS反相器的电压传输特性。定义归一化
电平：
N

VTN VDD
P
VTP VDD
u Vout VDD
v Vin VDD
在对称情况下，CMOS反相器的传输特性可简单地表示为
（1） v N , u 1
（2） N v vit ,u v N 1 2N 1 2v
（1）在 N P 平 vit 0.5 ；若
vit 0.5 。
情况下，若 0 1 ，则反相器的阈值电 0 1 ，则 vit 0.5 ；若 0 1 ，则
（2）在 N P 情况下， N 减小使输出电平更早地开始下降，传输特 性曲线向左偏移，若 P 减小，则使输出电平更晚地达到低电平（0V），传
电容 CL 。
第一章 概 论
5.3 CMOS反相器的瞬态特性
1.CMOS反相器的上升时间
当输入信号从高电平跃变到低电平时，CMOS反相器中的NMOS管截止， PMOS管导通，靠PMOS管的导通电流对输出结点的负载电容充电，使输出上
升为高电平。在上升过程中 Vin 0 ，PMOS管是在恒定栅源电压下，
当CMOS反相器中的两个管子完全对称时，有
VTHM
VNLM
VDD 2
实际管子很难完全对称，使得 VTHM VNLM ，它们中较小的一个决定了电路
所能承受的最大直流噪声容限。
VTHM VNLM VDD
第一章 概 论
5.2CMOS反相器的直流噪声容限