锁相环
一、实验原理
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。

锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成框图如图1所示。

)t
图1 锁相环基本原理框图
图1所示的是锁相环基本原理框图。

锁相环路是一种反馈控制电路，简称锁相环（PLL）。

锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u d(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u c(t)，对振荡器输出信号的频率实施控制。

锁相环法载波提取:
当u i(t)为固定频率正弦信号（θi(t)为常数）时，在环路的作用下，VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号、环路对VCO无控制作用是VCO的振荡频率)，变化到输入信号频率ωi，此时θo(t)也是一个常数，u d(t)、u c(t)都为直流。

称此为环路的锁定状态。

定义△ω=ω-ωo为环路固有的频率差，△ωp表示环路的捕捉带，△ωh表示环路的同步带，模拟锁相环中△ωp<△ωh。

当|△ωo|<△ωp时，环路可以进入锁定状态；当|△ωo|<△ωh时，环路也可以保持锁定状态；当|△ωo|>△ωp时，环路不能进入锁定状态，环路锁定后若△ωo发生变化使|△ωo|>△ωh，环路也不能保持锁定状态。

这两种情况下，环路都将处于失锁
状态。

失锁状态下u d(t)是一个上下不对称的差拍电压，当|△ωi|>△ωo时，是u d(t)上宽下窄的差拍电压；反之，u d(t)是一个下宽上窄的差拍电压。

环路θi(t)呈低通特性，即环路可以将θi(t)中的低频成分传递到输出端，θi(t)中的高频成分被环路滤除。

或者说，θo(t)中只含有θi(t)的低频成分，θi(t)中的高频成分变成了相位误差θe(t)。

所以当θi(t)是调角信号时，环路u i(t)等效为一个带通滤波器，离ωi较远的频率成分将被环路滤掉。

环路自然谐振频率ωn及阻尼系数ξ是两个重要参数。

ωn越小，环路的低通特性截至频率越小；等效带通滤波器的带宽越窄，ξ越大，环路稳定性越好。

当环路输入端有噪声时，θi(t)将发生抖动，ωn越小，环路滤除噪声的能力越强。

二、设计方案及电路分析
抑制载波的已调信号，经信道传输至接受端后，接收信号先经带通滤波器，再经平方律器件，则在其输出端既有信号载频的倍频分量；由锁相环跟踪倍频分量，最后由二分频对压控振荡器的输出进行分频，即可获得相干载波，由上述思路构建的平方环原理图如图1所示。

具体电路如图2所示。

图1 平方环法提取载波
图2 平方环电路
用锁相环工作在载波跟踪状态（即作为跟踪2f0窄带滤波器），则在在锁相环输出端即可得到频谱较纯的2f0分量。

载频取76.8kHz因而锁相环可选用CD4046集成锁相环。

本设计选用的是MC14046，在锁相环外，接了一级由触发器构成的二分频电路。

CD4013是双D触发器，本设计只用了一级D触发器来实现二分频，其引脚连线如图2所示。

图中R1，R2，C1用来调节VCO的固有频率f0。

使其固定在153.6kHZ。

R3=100k欧，C2=8200PF为外接环路滤波器。

三、设计电路所用器件简介
MC14046或CD4046
CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PD）、压控振荡器（VCO）。

低通滤波器三部分组成,如图4所示。

图4 CD4046原理图
图5 CD4046内部电原理框图
CD4046工作原理：输入信号U i从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号u o与输入信号u i作相位比较，从相位比较器输出的误差电压u d则反映出两者的相位差。

UΨ经R3、R4及C2滤波后得到一控制电压u d加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。

VCO的输出又经除法器再进入相位比较器Ⅰ，继续与u i进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。

若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。

CD4013简介
CD4013即双D触发器。

CD4013由两个相同的、相互独立的数据型触发器构成。

每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。

在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。

置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。

四、测试项目及数据
1)调节压控振荡器的固有频率：
R1，R2，C1用来调节VCO的固有频率f0。

使其固定在153.6kHZ，14管脚输入端输入0V 的交流电，测试4管脚若输出端为153.6kHZ，则VCO的固有频率为153.6kHZ。

此时R1=82K 欧，R2=42K欧，C1=300PF。

2）同步带及捕捉带的测定及计算
五、同步带及捕捉带的测定及计算
环路由失锁状态进入锁定状态的最大固有频差称捕获带ΔωP，环路能维持锁定的最大固有频差称同步带ΔωH，图9示出了两个性能指标的定义及测试方法。

f i
图9 同步范围和捕获范围的测定
A.测量下捕获极限频率f 1和上同步极限频率f 2。

固定参考输入信号的幅度，让其频率f i 由低→高改变，在f 1左侧可看到u d (t)的差拍波图且f i 愈靠近f 1拍频不对称性愈加强，拍频愈低；在f 1点f i =f V ，此后在很大的一个频率范围内f i =f V （处处相等），表明环路工作在跟踪状态，（或称同步状态），f i 增大到f 2点，同步至极限值，再稍增f i ，则f i ≠f V ，环路失步。

f 2称上同步极限。

B.测量上捕获极限频率f 3，和下同步极限频率f 4。

固定参考输入信号u i (t)的振幅，让其频率由高→低改变，在f 3的右侧，可看到u d (t)的拍频波且f i 愈靠近f 3，拍频愈低，不对称性愈强；在f i =f V 时，环路捕获入锁，此后再减小f i ，f V 会跟踪f i 减小，且处处有f V =f i 成立，至f 4点，环路的同步到下极限频率值。

这样我们可以确定两个频率范围： 捕获范围： f 1~ f 3 同步范围： f 2~ f 4
为使特性对称，应保证VCO 的固有频率f 0置于工作频段的中点，即捕获带
31
2
p f f ω-∆=
（5-4）
24
2
H f f ω-∆=
（5-5）
在本实验系列中，载频均取76.8kH Z ，经平方器后2153.6c f kHz
=，因而静态下，
VCO 的固有频率取153.6kH Z 。

六、数据测量
f1=95.0 f2=215.0 f3=214.8 f4=94.8
A.测量下捕获极限频率f1和上同步极限频率f2
B.测量上捕获极限频率f3，和下同步极限频率f
4
捕获范围：f1~ f3 同步范围：f2~ f4
为使特性对称，应保证VCO的固有频率f0置于工作频段的中点，即捕获带
测试f0=154.9kHZ
24
2
=60.1
H
f f
KHZ ω
-
∆=
31 2=59.9
p f f
KHZ
ω-
∆=
七、实验结果
硬件电路测试所得结果如下:
对锁相环的输出端和输入端进行双踪：
输入端用函数信号发生器输出153.6kHZ的方波，经过锁相环后输出仍然是153.6kHZ的方波。

由上图可看出输入和输出端的波形基本一致
二分频过后的频谱图。

分频器输出波形所对应的频谱图
八、实验心得。