常用集成电路芯片封装图doc文档可能在WAP端浏览体验不佳。
建议您优先选择TXT，或下载源文件到本机查看。
PCB 元件库命名规则2.1 集成电路（直插）用DIP-引脚数量+尾缀来表示双列直插封装尾缀有N 和W 两种,用来表示器件的体宽N 为体窄的封装，体宽300mil,引脚间距2.54mm W 为体宽的封装, 体宽600mil,引脚间距 2.54mm 如：DIP-16N 表示的是体宽300mil,引脚间距2.54mm 的16 引脚窄体双列直插封装 2.2 集成电路（贴片）用SO-引脚数量+尾缀表示小外形贴片封装尾缀有N、M 和W 三种,用来表示器件的体宽N为体窄的封装，体宽150mil,引脚间距 1.27mm M 为介于N 和W 之间的封装，体宽208mil,引脚间距1.27mm W 为体宽的封装, 体宽300mil,引脚间距 1.27mm 如：SO-16N 表示的是体宽150mil，引脚间距1.27mm 的16 引脚的小外形贴片封装若SO 前面跟M 则表示为微形封装，体宽118mil,引脚间距0.65mm 2.3 电阻 2.3.1 SMD 贴片电阻命名方法为：封装+R 如：1812R 表示封装大小为1812 的电阻封装2.3.2 碳膜电阻命名方法为：R-封装如：R-AXIAL0.6 表示焊盘间距为0.6 英寸的电阻封装 2.3.3 水泥电阻命名方法为：R-型号如：R-SQP5W 表示功率为5W 的水泥电阻封装 2.4 电容 2.4.1 无极性电容和钽电容命名方法为：封装+C 如：6032C 表示封装为6032 的电容封装 2.4.2 SMT 独石电容命名方法为：RAD+引脚间距如：RAD0.2 表示的是引脚间距为200mil 的SMT 独石电容封装 2.4.3 电解电容命名方法为：RB+引脚间距/外径如：RB.2/.4 表示引脚间距为200mil, 外径为400mil 的电解电容封装 2.5 二极管整流器件命名方法按照元件实际封装，其中BAT54 和1N4148 封装为1N4148 2.6 晶体管命名方法按照元件实际封装，其中SOT-23Q 封装的加了Q 以区别集成电路的SOT-23 封装，另外几个场效应管为了调用元件不致出错用元件名作为封装名 2.7 晶振HC-49S,HC-49U 为表贴封装，AT26,AT38 为圆柱封装，数字表规格尺寸如：AT26 表示外径为2mm，长度为8mm 的圆柱封装 2.8 电感、变压器件电感封封装采用TDK 公司封装 2.9 光电器件 2.9.1 贴片发光二极管命名方法为封装+D 来表示如：0805D 表示封装为0805 的发光二极管 2.9.2 直插发光二极管表示为LED-外径如LED-5 表示外径为5mm 的直插发光二极管2.9.3 数码管使用器件自有名称命名 2.10 接插件 2.10.1 SIP+针脚数目+针脚间距来表示单排插针，引脚间距为两种：2mm，2.54mm 如：SIP7-2.54 表示针脚间距为 2.54mm 的7 针脚单排插针 2.10.2 DIP+针脚数目+针脚间距来表示双排插针，引脚间距为两种：2mm，2.54mm 如：DIP10-2.54 表示针脚间距为2.54mm 的10 针脚双排插针 2.10.3 其他接插件均按E3 命名 2.11 其他元器件详见《Protel99se 元件库清单》3 SCH 元件库命名规则3.1 单片机、集成电路、二极管、晶体管、光电器件按照器件自有名称命名 3.2 TTL74 系列和COMS 系列是从网上找的元件库，封装和编码需要在画原理图时重新设定 3.3 电阻 3.3.1 SMD 电阻用阻值命名，后缀加-F 表示1%精度，如果一种阻值有不同的封装，则在名称后面加上封装如：3.3-F-1812 表示的是精度为1%，封装为1812，阻值为 3.3 欧的电阻 3.3.2 碳膜电阻命名方法为：CR+功率-阻值如：CR2W-150 表示的是功率为2W，阻值为150 欧的碳膜电阻 3.3.3 水泥电阻命名方法为：R+型号-阻值如：R-SQP5W-100 表示的是功率为5W，阻值为100 欧的水泥电阻 3.3.4 保险丝命名方法为：FUSE-规格型号，规格型号后面加G 则表示保险管如：FUSE-60V/0.5A 表示的是60V,0.5A 的保险丝 3.4 电容3.4.1 无极性电容用容值来命名，如果一种容值有不同的封装，则在容值后面加上封装。
如：0.47UF-0805C 表示的是容值为0.47UF，封装为0805C 的电容3.4.2 SMT 独石电容命名方法为：容值-PCB 封装如：39PF-RAD0.2 表示的是容值为39PF，引脚间距为200mil 的SMT 独石电容3.4.3 钽电容命名方法为：容值/耐压值，如果参数相同，只有封装不同，则在耐压值后面加“_封装”如：220UF/10V 表示的是容值为220UF，耐压值为10V 的钽电容3.4.4 电解电容命名方法为：容值/耐压值_E 如：47UF/35V_E 表示的是容值为47UF，耐压值为35V 的电解电容 3.5 晶振 3.5.1 用振荡频率作为SCH 名称 3.6 电感3.6.1 用电感量作为SCH 名称，如果电感量相同，封装不同，则在电感量后面加封装来区分如：22UH-NLFC3225表示电感量为22UH，封装为NLFC3225 的电感 3.7 接插件 3.7.1 SCH 命名和PCB 命名一致3.8 其他元器件3.8.1 命名详见《Protel99se 元件库清单》显示字数：500 1000 1500 3000 4500三极管封装图PSDIP PLCC DIP DIP-TAB LCC LDCC LQFP LQFP FTO220HSOP28ITO220ITO3P PDIP BQFP PQFP PQFPQFP SC-70SDIP SIP SO SOD323SOJ SOJ SOT143 SOT223SOT223SOT23 SOT343SOT SOT SOT523SOT89SSOP SSOP STO-220 TO18TO220TO247TO252 TO264TO3TO52TO71 TO78TO8TO92TO93PCDIP JLCC TO72STO-220 TO99AX14TO263SOT89 SOT23SOP SNAPTK FGIP TQFP TSOP TSSOP ZIP常见集成电路（IC）芯片的封装金属圆形封装 TO99最初的芯片封装形式。
引脚数8--12。
散热好，价格高，屏蔽性能良好，主要用于高档产品。
PZIP(Plastic Zigzag In-line Package)塑料ZIP型封装引脚数3 --16。
散热性能好，多用于大功率器件。
SIP(Single In-line Package)单列直插式封装引脚中心距通常为2.54mm，引脚数2 --23，多数为定制产品。
造价低且安装便宜，广泛用于民品。
DIP(DualIn－line Package)双列直插式封装绝大多数中小规模 IC均采用这种封装形式，其引脚数一般不超过100个。
适合在PCB板上插孔焊接，操作方便。
塑封DIP应用最广泛。
SOP(Small Out-Line Package) 双列表面安装式封装引脚有J形和L形两种形式，中心距一般分1.27mm和0.8mm两种，引脚数8--32。
体积小，是最普及的表面贴片封装。
BGA(Ball Grid Array Package)球栅阵列封装表面贴装型封装之一，其底面按阵列方式制作出球形凸点用以代替引脚。
适应频率超过100MHz ，I/O 引脚数大于208 Pin 。
电热性能好，信号传输延迟小，可靠性高。
PGA(Pin Grid Array Package)插针网格阵列封装芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。
插拔操作更方便，可靠性高，可适应更高的频率。
插装型封装之一，其底面的垂直引脚呈阵列状排列，一般要通过插座与PCB 板连接。
引脚中心距通常为2.54mm ，引脚数从64 到447 左右。
插拔操作方便，可靠性高，可适应更高的频率。
PLCC(Plastic leaded Chip Carrier) 塑料有引线芯片载体引脚从封装的四个侧面引出，呈J 字形。
引脚中心距1.27mm ，引脚数18--84。
J 形引脚不易变形，但焊接后的外观检查较为困难。
CLCC(Ceramic leaded Chip Carrier)陶瓷有引线芯片载体陶瓷封装。
其它同PLCC 。
.LCCC(leaded Ceramic Chip Carrier) 陶瓷无引线芯片载体芯片封装在陶瓷载体中，无引脚的电极焊端排列在底面的四边。
引脚中心距 1.27mm，引脚数18--156。
高频特性好，造价高，一般用于军品。
COB(Chip On Board) 板上芯片封装裸芯片贴装技术之一，俗称“软封装”。
IC芯片直接黏结在PCB板上，引脚焊在铜箔上并用黑塑胶包封，形成“帮定”板。
该封装成本最低，主要用于民品。
SIMM(Single 1n-line Memory Module) 单列存贮器组件通常指插入插座的组件。
只在印刷基板的一个侧面附近配有电极的存贮器组件。
有中心距为2.54mm (30Pin)和中心距为1.27mm (72Pin)两种规格。
FP(flat package)扁平封装封装本体厚度为1.4mm。
LQFP(low profile quad flat package)薄型QFPHSOP 带散热器的SOP CSP (Chip Scale Package)芯片缩放式封装芯片面积与封装面积之比超过1：1.14。
DIP,SIP,SOP,TO,SOT元件封裝形式(图)各元器件封装形式图解, 不知道有没有人发过. 暂且放上!CDIP-----Ceramic Dual In-Line PackageCLCC-----Ceramic Leaded Chip CarrierCQFP-----Ceramic Quad Flat PackDIP-----Dual In-Line PackageLQFP-----Low-Profile Quad Flat PackMAPBGA------Mold Array Process Ball Grid ArrayPBGA-----Plastic Ball Grid ArrayPLCC-----Plastic Leaded Chip CarrierPQFP-----Plastic Quad Flat PackQFP-----Quad Flat PackSDIP-----Shrink Dual In-Line PackageSOIC-----Small Outline Integrated PackageSSOP-----Shrink Small Outline PackageDIP-----Dual In-Line Package-----双列直插式封装。