常压CVD，低压CVD，热CVD，电浆增强CVD，MOCVD
外延生长法
一般指气相外延，用来生长单晶薄膜。
物理气相淀积
主要包括蒸发和溅射两种。
光刻
光刻技术是集成电路中最重要的的工艺技术， 即用光学光源在致抗蚀剂上印刷出所需图形。 光刻技术直接反映集成电路的技术水平。
集成电路越复杂，其所需要的光刻次数越多。 光刻得越精细，集成电路的特征尺寸越小。 集成电路的发展过程也就是光刻技术的发展过
300mm 200mm 150mm
单晶SI 多晶SI 的概念&特点
单晶 si 各向同性，如wafer
多晶 si 各向异性，如poly gate
SEMICONDUCTOR MANUFACTURING BASIC CONCEPT
表面清洗
制造工艺中可能在晶片表面产生污染， 所以在进行下一步工艺前会对其进行 表面清洗工作。 湿法清洗技术，用溶液清洁硅片表面。 干法清洁技术，利用等离子体，超生 波，蒸气压等物理手段。
效应，对集成不利，抑制Latch-up能力差。 浅沟槽隔离（STI）
180nm以后时代普遍使用的器件隔离方法， 它可以在全平坦化条件下使鸟嘴宽度为零。抑 制Latch-up效应能力强。
薄栅氧化
栅氧层是构成MOS器件的关键层，它对控 制器件的驱动能力，抑制短沟道效应，提高可 靠性等方面有着重要的作用。250nm时代以后， 一般采用超薄氮化氧化技术，一般只有几个 nm厚，可以提高器件可靠性。
正负胶的区别
刻蚀
把经过暴光显影后光刻胶下的材料除去的过 程称之为刻蚀 湿法刻蚀：利用材料的化学特性，将之在特定 的溶液中溶解掉。速度快，成本低，但是图形 的各向异性差，加工精度不高。 干法刻蚀：利用等离子体轰击硅表面，得到需 要的图形。精度高，各向异性好。
掺杂技术
掺杂就是人为地将所需要的杂质以一定的方式掺入到 硅片中的区域，并达到规定的数量和一定的分布 掺杂 的种类有P型（硼，铟）和N型（磷，砷，锑）两种。
Wafer size
Chip made with 0.35 mm technology With 0.25um technology
With 0.18um technology With 0.13um technology With 90nm technology With 65nm technology
新材料: 高-K
• MOS栅极电容器的电容必須大到足以维持足够的电荷
• 圆形尺寸的缩减，栅极电容也缩小。
• 高-k, 将栅极电介质维持足够的厚度以防止漏电流和崩 溃
•
候选材料: 有可能
TiO2
(k
~
60),
Ta2O5
(k
~
25),
以及HfO2也
• BST (Ba½Sr½TiO3, k 值可高达 600) • 将会被用来作为DRAM 电容的介电材料。
CMOS集成电路制造工艺介绍
TOPICS
Introduction. Semiconductor Manufacturing
concept. RC01S Process flow example.
半导体产生流程
半导体
固体材料的电导率位于导体与不导体之 间，并且其电导率对温度光照杂质及磁 场都敏感的材料称之为半导体材料。
热扩散：在高温下，杂质原子从源运动到硅表 面并再分布的过程。有气相扩散和固体源扩散 两种。一般是从表面到内部浓度逐渐降低。
离子注入：将高能量离子打入硅表面，随后在 高温退火下激活。可以精确控制杂质浓度和注 入深度。
器件隔离
局部氧化隔离（LOCOS） 传统的隔离技术，缺点是存在所谓的“鸟嘴”
由单一原子组成的，如锗(Ge)硅(Si)等。 由两种及两种以上元素组成的化合物半
导体。 基于硅工艺在半导体界的统治地位，以
下讨论都基于硅工艺。
关于N型P型的解释
实际上纯净的Si是不导电的或者说导电性很差。 对纯净的Si之中掺入P或As等可以提供自由运动
电子的杂质的Si称为n type Si.相应的提供自由 运动电子的杂质被由运动 电子占据的空位的杂质的Si称为p type Si。相 应地该杂质被称为受主杂质。
新材料: 铜
• 金属连接导线: 铜代替铝和钨
– 低电阻系数 – 改善元件的速度 – 电迁移抵抗能力较高 – 更高的电流密度
• 减少金属层数可以减少制成步骤
– 较低的生产成本 – 改善整体良率
新材料: 低-K
• 低-k 介电质取代硅玻璃作为連接导线的 应用
• CVD: 碳硅玻璃(CSG) 和 a-FC • SOD: HSQ 和 多孔性的二氧化硅. • 铜和低-k的组合來改善 IC芯片的速度
程。 光刻从接触式——接近式——投影式到现在的
步进式，一步步前进。
曝光
光线从光源出发，经过按照电路版图设计制作 的Mask，到达涂有光刻胶的晶片表面，使光 刻胶发生化学反应，这一过程称为曝光。 整个暴光过程类似于普通照相过程。
根据光刻胶对光线反应的不同特性，光刻胶分 为正胶和负胶两种。正胶被暴光的部分被显影 掉，而负胶恰好相反。
FEATURE SIZE AND WAFER SIZE
• • • •
Same design die size with •
different feature size
晶圓尺寸越大，可以容納更多的晶片 現在 300 mm (12 吋)屬於過渡階段 未來將變成主流 建造製造工廠成本需要超過二十億 2010年以後第一個400 mm的晶圓工廠可能出現
初次氧化
生成SiO2缓冲层，减少后续工艺中 Si3N4对晶圆的应力。 干法氧化：速度慢，质量好，用于要求 高的栅氧等场合。 湿法氧化： 速度快，氧化层质量一般。 水气氧化：速度很快，氧化层质量很差， 一般只用于暂时的隔离层等。
薄膜生长技术
CVD（chemical vapor deposition）
例如 瑞萨90纳米工艺core NMOS tox=2.6nm
金属化
器件与器件之间通过金属连接起来，并且这种相连是欧 姆接触连接。
以前的连接使用的金属是金属铝，现在大部分已经开始 使用金属铜作为互连材料。金属铜的好处是电阻率更低。