2. 允许电源电压范围宽（318V）。
3. 扇出系数大，抗噪容限大。
2.6.5 CMOS逻辑门电路的技术参数
（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在
TP1
B TN2
TP2 Y
TN1
①只要输入A、B
当中有一个或全
为高电平，TP1、 TP2中有一个或全 部截止，TN1、 TN2中有一个或全 部导通，输出Y为 低电平。
2.6.2 CMOS门电路
2. CMOS “或非” 门电路
+VDD
A
TP1
B TN2
TP2 Y
TN1
②只有当A、B全
为低电平时，TP1 和TP2才会都导通， TN1和TN2才会都 截止，输出Y才会 为高电平。
2.6.1 CMOS反相器
1. MOS管的开关特性
简化电路：
NMOS gd PMOSd Nhomakorabeag
s
s
2.6.1 CMOS反相器
2. CMOS “非” 门电路
UCC
S
PMOS管
T2
A
DF
CMOS电路
T1 NMOS管
2. CMOS “非” 门电路
ugs2=UCC
ui=0 ui
UCC
S
T2 D uo
导通 u０=“１”
D
≥1 Y
(b) 由与门和或非门构成
A
& ≥1
B
Y
C
D
(c) 逻辑符号
Y ABCD ABCD
Y ABCD
其它门电路的实现
CMOS OD门
+V'DD
外接
RD
A
&
1
B
(a) 电路
Y
A
B
& Y
(b) 符号
Y AB
其它门电路的实现
CMOS TSL门
+VDD TP2
TP1
A
Y
TN1
E
1
TN2
(a) 电路
Y AB
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0
0
0
0
0
0
11
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0 01 1
1
0 1
0
1
00
0
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0 01 1 10 1
A
1
Y
E
EN
(b) 符号
①E=1时，TP2、TN2均截止， Y与地和电源都断开了，输 出端呈现为高阻态。
②E=0时，TP2、TN2均导通， TP1、TN1构成反相器。
可见电路的输出有高阻态、 高电平和低电平3种状态， 是一种三态门。
2.6.5 CMOS逻辑门电路的技术参数
CMOS电路的优点 1. 静态功耗小。
2.6 CMOS逻辑门电路
2.6.1 CMOS反相器 2.6.2 CMOS门电路 2.6.3 BiCMOS门电路 2.6.4 CMOS传输门 2.6.5 CMOS逻辑门电路的技术参数
2.6.1 CMOS反相器
1. MOS管的开关特性
iD(mA)
iD(mA)
uGS=10V 8V
6V
4V
2V
工作原理电路
T1 截止
2. CMOS “非” 门电路
ui=１ ui
UCC
S
T2 D uo
截止 u０=“０”
T1 导通
YA
2.6.2 CMOS门电路
1. CMOS “与非” 门电路
+VDD
①A、B当中有一个
TP2
TP1
或全为低电平时，
Y
TN1、TN2中有一个
A
TN1
或全部截止，TP1、
TP2中有一个或全
部导通，输出Y为
0 UT uGS(V) 0 转移特性曲线
uDS(V) 输出特性曲线
2.6.1 CMOS反相器
1. MOS管的开关特性
UCC
R
uo
D
ui
S
负载线
ID
ui=“1”
0 uo=“0”
ui=“0”
UDS
uo=“1”
2.6.1 CMOS反相器
MOS管的漏极D和源极S当作一个受栅源电压控制的开关。 VGS＞ VT时，D，S间形成导电沟道，开关闭合。 VGS＜VT时，D，S间没有导电沟道，开关断开。
B
TN2
高电平。
2.6.2 CMOS门电路
1. CMOS “与非” 门电路
+VDD
②只有当输入A、B
TP2
TP1
全为高电平时，TN1
Y
和TN2才会都导通，
TP1和TP2才会都截
A
TN1
止，输出Y才会为低
电平。
TN2
B
Y AB
2.6.2 CMOS门电路
2. CMOS “或非” 门电路 +VDD
A
MN导通 、M1导通 、T2导通 MP截止、 M2截止 、T1截止
∴ VO=VOL
VI
当 VI=0V时 MN截止、 M1截止 、T2截止 MP导通 、M2导通 、T1导通
∴ VO=VOH=VDD
VDD
MP T1
M1
●
V0
MN
T2
M2
2.6.4 CMOS传输门
C
C TP
ui
+VDD
uo
ui
TN
TG
uo
0
1
0
1
1 00
0
0
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
AB L 00 0 01 1 10 1 11 0
1 1
11
0
00
1
1
1
所以有：
2.6.2 CMOS门电路
3. CMOS “异或” 门电路
A
&
&
&
Y
& B
Y A AB AB B AB AB AB
2.6.3 BiCMOS门电路
CMOS逻辑门电路
TTL (Transistor-Transistor Logic
集 成 门
双极型
Integrated Circuit , TTL) ECL
电
PMOS
路 MOS型（Metal-Oxide-
NMOS
Semiconductor，MOS） CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
双极型CMOS电路继承了双极型器件速度快和
CMOS器件功耗小的优点,所以应用愈来愈广泛.
1、电路组成
VDD
MP、MN构成CMOS反相器
M1、M2为泄放通道， BJT基区存储电荷
VI
T1、T2组成推拉输出级
MP T1
M1
●
V0
MN
T2
M2
2.6.3 BiCMOS门电路
2、工作原理 当 VI=VDD时
C (a) 电路
C (b) 符号
①C＝0、C 1，即C 端为低电平（0V）、C 端为高电平
（＋VDD）时， TN和TP都不具备开启条件而截止，输
入和输出之间相当于开关断开一样。
2.6.4 CMOS传输门
C
C TP
ui
+VDD
uo
ui
TN
TG
uo
C
C
(a) 电路
(b) 符号
②C＝1、C 0，即C端为高电平（＋VDD）、C 端为低
电平（0V）时，TN和TP都具备了导通条件，输入和输
出之间相当于开关接通一样，uo＝ui。
其它门电路的实现
A
与 门
B
A
或 门
B
&
1
AB
≥1 1 A+B
A B
Y=AB=AB
A B
Y=A+B=A+B
&Y ≥1 Y
其它门电路的实现
CMOS与或非门
A
&
B
&1
C
&
D
(a) 由与非门和反相器构成
A
&
YB
C
&